feedback
このページの評価をお願いします

サポート情報をお探しですか?


メモリ・インタフェースASIC IP

オン・セミコンダクターのASIC IPポートフォリオには、外部SDRAMのアクセスと制御に必要な各種アプリケーションで使用するためのDDR、DDR2、およびDDR3(開発中)物理レイヤ実装(総称してDDRx)が含まれています。DDRxインタフェース用のタイミング・クローズドPHYバイト・レーンは、SP110およびONC18の両方に配置されており、これらの高速インタフェースでのASIC開発中にタイミングを閉じるのに必要な作業を軽減します。オン・セミコンダクターは、DDRx IPへのアクセス、そして社内およびパートナのデザイン・センタを通じて、このIPをASICに統合するデザイン経験を提供します。DDRx IPをオン・セミコンダクターが提供する他の多彩なIPと共にASICに統合することにより、お客様は低コストと低消費電力を維持しながら、強力なSoCアプリケーションを作成できます。

メモリ・インタフェースのプロトタイプ作成の場合、オン・セミコンダクターは、プロトタイプ作成にはFPGA IP、ASICには当社の高性能IPを活用する、並列開発パスを提供します。オン・セミコンダクターのシステム・アーキテクトは、簡単にASICに変換できるFPGAプロトタイプ・メモリ・インタフェース・デザインでお客様を支援できます。


サポートされているDDRx世代

  • DDRサポート
    • 最大200 MHz動作、DDR-400をサポート
  • DDR2サポート
    • 最大333 MHzで動作、DDR2-667をサポート
  • DDR3サポート開発中
    • 最大533 MHzで動作、DDR2-1066をサポート

アプリケーション

DDRx機能からメリットが得られるアプリケーションには、以下のものがあります。

  • 通信ネットワーキング
  • ビデオ処理
  • セキュア通信暗号化/復号化エンジン
  • 航空電子飛行制御
  • コックピット・コモン制御
  • GPSレシーバ&ナビゲーション
  • SDRAMメモリ制御を必要とするエンベデッド・アプリケーション