データシート No.N7497 をさしかえてください。

# LB11922

# ON Semiconductor®

http://onsemi.jp

## モノリシックデジタル集積回路 OA用3相プラシレス モータドライバ

#### 概要

LB11922は、3相ブラシレスモータの固定速制御用に適したプリドライバICである。出力にディスクリートTr等を付けることにより、希望の出力能力(電圧,電流)を持ったモータ駆動回路を構成できる。ダイレクトPWM駆動により、パワーロスの少ない駆動が可能である。

#### 特長

- ・ダイレクトPWM駆動用出力
- ・速度ディスクリ + PLL速度制御方式
- ・速度ロック検知出力
- ・水晶発振回路内蔵
- ・正逆転切替え回路内蔵
- ・ショートブレーキ回路内蔵
- ・電流制限回路,過熱保護回路,モータ拘束保護回路等の各種保護回路内蔵

#### 絶対最大定格/Ta=25

項目	記号	条件	定格値	unit
最大電源電圧	VCC max		8	V
最大入力電流	IREG max	VREG端子	2	mA
出力電流	Io max	UH,VH,WH,UL,VL,WL出力	30	mA
許容消費電力	Pd max1	IC単体	0.62	W
	Pd max2	基板付き	1.36	W
動作周囲温度	Topr		- 20 ~ + 80	
保存周囲温度	Tstg		- 55 ~ + 150	

指定基板:114.3mm×76.1mm×1.6mm,ガラスエポキシ基板

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能 的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。

## 許容動作範囲/Ta=25

項目	記号	条件	定格値	unit
入力電流範囲	IREG	VREG端子(7V)	0.2~1.5	mA
FGシュミットアウト 印加電圧	VFGS		0~7	V
FGシュミットアウト 出力電流	IFGS		0~5	mA
ロック検出印加電圧	VLD		0~7	V
ロック検出出力電流	ILD		0 ~ 20	mA
電源電圧	VCC		4.4~7.0	٧

## 電気的特性/Ta=25 ,VCC=6.3V

項目	記号	条件	min	typ	max	unit
電源電流	I <sub>CC</sub> 1			22	30.5	mA
	I <sub>CC</sub> 2	STOP時		2.4	3.4	mA
	1 <sub>CC</sub> 3	V <sub>CC</sub> =5V		21	28	mA
	I <sub>CC</sub> 4	V <sub>CC</sub> =5V STOP時		2.1	2.9	mA
出力飽和電圧1-1	V <sub>0</sub> sat1-1	「L」レベルI0=400μA		0.1	0.3	V
出力飽和電圧1-2	V <sub>0</sub> sat1-2	「L」レベルIO=10mA		0.8	1.2	V
出力飽和電圧2	V <sub>0</sub> sat2	「H」レベルIO= - 20mA	V <sub>CC</sub> - 1.2	V <sub>CC</sub> - 0.9		V
ホールアンプ						
入力バイアス電流	IHB(HA)		- 2	- 0.1		μΑ
同相入力電圧範囲1	VICM1	ホール素子使用時	0.5		V <sub>CC</sub> - 2.0	V
同相入力電圧範囲2	VICM2	入力片側バイアス時	0		VCC	V
		(ホールIC応用)				
ホール入力感度		SIN波	100			mVp-p
ヒステリシス幅	ΔVIN(HA)		20	30	50	mV
入力電圧L H	VSLH		9	17	29	mV
入力電圧H L	VSHL		- 25	- 13	- 5	mV
PWM発振器						
出力Hレベル電圧1	VOH(PWM)1		3.5	3.8	4.1	V
出力Hレベル電圧2	V <sub>OH</sub> (PWM)2	V <sub>CC</sub> =5V	2.75	3.0	3.25	V
出力Lレベル電圧1	V <sub>OL</sub> (PWM)1		1.8	2.1	2.4	V
出力Lレベル電圧2	V <sub>OL</sub> (PWM)2	V <sub>CC</sub> =5V	1.45	1.65	1.9	V
発振周波数	f(PWM)	C=560pF		22		kHz
振幅1	V(PWM)1		1.4	1.7	2.0	Vp-p
振幅2	V(PWM)2	V <sub>CC</sub> =5V	1.1	1.35	1.6	Vp-p

前ページより続く。

冗乀。						
■	記号	条件	min	typ	max	unit
電圧1	V <sub>OH</sub> (CSD)1		3.95	4.4	4.85	V
電圧2	V <sub>OH</sub> (CSD)2	V <sub>CC</sub> =5V	3.15	3.5	3.85	V
電圧1	V <sub>OL</sub> (CSD)1		1.1	1.4	1.7	V
電圧2	V <sub>OL</sub> (CSD)2	V <sub>CC</sub> =5V	0.9	1.1	1.3	V
<b></b> 電流	ICHG1		- 13	- 9	- 6	μΑ
<b>電流</b>	ICHG2		8	12	16	μΑ
	f(RK)	C=0.068µF		22		Hz
	V(RK)1		2.65	3.0	3.35	Vp-p
	V(RK)2	VCC=5V	2.1	2.4	2.65	Vp-p
囲	fosc		3		10	MHz
<b>電圧</b>	VoscL	IOSC= - 0.3mA		1.65		V
<b>電流</b>	IoscH	Vosc=VoscL + 0.3V		0.35		mA
	VRF		0.235	0.260	0.285	V
温度	TTSD	設計目標値	150	180		
幅	ΔTSD	設計目標値		30		
	VREG	Ι=500μΑ	6.6	7.0	7.4	V
	VSDL		3.55	3.75	4.00	V
	VSDH		3.85	4.03	4.25	V
幅	ΔVSD		0.18	0.28	0.38	V
ト電圧	V <sub>IO</sub> (FG)		- 10		10	mV
電流	IB(FG)		- 1		1	μΑ
<b>電圧1</b>	V <sub>OH</sub> (FG)1	IFGI= - 0.1mA,無負荷	4.2	4.6	5.0	V
電圧2	V <sub>OH</sub> (FG)2	IFGI= - 0.1mA,無負荷, V <sub>CC</sub> =5V	3.6	3.95	4.3	V
電圧1	V <sub>OL</sub> (FG)1	IFGI=0.1mA,無負荷	1.3	1.7	2.1	V
<b></b>	V <sub>OL</sub> (FG)2	IFGI=0.1mA,無負荷, VCC=5V	0.7	1.05	1.4	V
		GAIN 100倍	3			mV
ット幅			100	180	250	mV
囲					2	kHz
プGAIN		f(FG)=2kHz	45	51		dB
	VB(FG)		- 5%	V <sub>CC</sub> /2	5%	V
囲	· · ·	f (FG)=2kHz	45	_		51

設計目標値であり、測定は行なわない。

前ページより続く。

項目	記号	条件	min	typ	max	unit
FGS出力	1 10 3	3311		-76		
出力飽和電圧	V <sub>O</sub> (FGS)	I <sub>O</sub> (FGS)=2mA		0.2	0.4	V
出力リーク電流	IL(FGS)	V0=VCC			10	μΑ
速度ディスクリ出力	,					•
出力Hレベル電圧	V <sub>OH</sub> (D)		V <sub>CC</sub> - 1.0	V <sub>CC</sub> - 0.7		٧
出力Lレベル電圧	V <sub>OL</sub> (D)			0.8	1.1	٧
速度制御PLL出力	1		1			
出力Hレベル電圧1	V <sub>OH</sub> (P)1		4.05	4.30	4.65	V
出力Hレベル電圧2	V <sub>OH</sub> (P)2	V <sub>CC</sub> =5V	3.25	3.50	3.85	V
出力Lレベル電圧1	I <sub>OL</sub> (P)1		1.85	2.15	2.45	٧
出力Lレベル電圧2	I <sub>0</sub> L(P)2	V <sub>CC</sub> =5V	1.25	1.60	1.85	٧
ロック検出						
出力飽和電圧	V <sub>OL</sub> (LD)	ILD=10mA		0.25	0.4	V
出力リーク電流	IL(LD)	VO=VCC			10	μΑ
ロック範囲			- 6.25		+6.25	%
積分器						
入力オフセット電圧	V <sub>IO</sub> (INT)	設計目標値	- 10		10	mV
入力バイアス電流	IB(INT)		- 0.4		0.4	μΑ
出力Hレベル電圧1	V <sub>OH</sub> (INT)1	IINTI=-0.1mA,無負荷	4.1	4.4	4.7	V
出力Hレベル電圧2	V <sub>OH</sub> (INT)2	IINTI= - 0.1mA,無負荷, V <sub>CC</sub> =5V	3.45	3.7	3.95	V
出力Lレベル電圧1	V <sub>OL</sub> (INT)1	IINTI=0.1mA,無負荷	1.2	1.4	1.65	V
出力Lレベル電圧2	V <sub>OL</sub> (INT)2	IINTI=0.1mA,無負荷, V <sub>CC</sub> =5V	1.1	1.3	1.5	V
オープンループGAIN			45	51		dB
利得帯域幅積		設計目標値		1.0		MHz
基準電圧	VB(INT)	設計目標値	- 5%	V <sub>CC</sub> /2	5%	٧
S/S端子						
入力Hレベル電圧	V <sub>IH</sub> (S/S)	V <sub>CC</sub> =6.3V,5V	2.0		VCC	V
入力Lレベル電圧	V <sub>IL</sub> (S/S)	V <sub>CC</sub> =6.3V,5V	0		1.0	V
入力オープン電圧	V <sub>10</sub> (S/S)		V <sub>CC</sub> - 0.5		VCC	V
ヒステリシス幅	ΔV <sub>IN</sub> (S/S)	VCC=6.3V,5V	0.13	0.22	0.31	٧
Hレベル入力電流	I <sub>IH</sub> (S/S)	VS/S=VCC	- 10	0	10	μΑ
Lレベル入力電流	I <sub>IL</sub> (S/S)	VS/S=0V	- 170	- 118		μΑ
プルアップ抵抗	RU(S/S)		37	53.5	70	kΩ

設計目標値であり、測定は行なわない。


前ページより続く。


項目	記号	条件	min	typ	max	unit
F/R端子	•					
入力Hレベル電圧	V <sub>IH</sub> (F/R)	V <sub>CC</sub> =6.3V,5V	2.0		VCC	V
入力Lレベル電圧	V <sub>IL</sub> (F/R)	V <sub>CC</sub> =6.3V,5V	0		1.0	V
入力オープン電圧	V <sub>10</sub> (F/R)		V <sub>CC</sub> - 0.5		VCC	V
ヒステリシス幅	ΔV <sub>IN</sub> (F/R)	VCC=6.3V,5V	0.13	0.22	0.31	V
Hレベル入力電流	I <sub>IH</sub> (F/R)	VF/R=V <sub>CC</sub>	- 10	0	10	μΑ
Lレベル入力電流	I <sub>IL</sub> (F/R)	VF/R=0V	- 170	- 118		μΑ
プルアップ抵抗	RU(F/R)		37	53.5	70	kΩ
BR端子						
入力Hレベル電圧	V <sub>IH</sub> (BR)	VCC=6.3V,5V	2.0		VCC	V
入力Lレベル電圧	V <sub>IL</sub> (BR)	V <sub>CC</sub> =6.3V,5V	0		1.0	٧
入力オープン電圧	V <sub>IO</sub> (BR)		V <sub>CC</sub> - 0.5		VCC	V
ヒステリシス幅	ΔV <sub>IN</sub> (BR)	V <sub>CC</sub> =6.3V,5V	0.13	0.22	0.31	V
Hレベル入力電流	I <sub>IH</sub> (BR)	VBR=VCC	- 10	0	10	μΑ
Lレベル入力電流	I <sub>IL</sub> (BR)	VBR=0V	- 170	- 118		μΑ
プルアップ抵抗	RU(BR)		37	53.5	70	kΩ
N端子						
入力Hレベル電圧	V <sub>IH</sub> (N)	V <sub>CC</sub> =6.3V,5V	2.0		VCC	٧
入力Lレベル電圧	V <sub>IL</sub> (N)	VCC=6.3V,5V	0		1.0	V
入力オープン電圧	V <sub>10</sub> (N)		V <sub>CC</sub> - 0.5		VCC	V
ヒステリシス幅	ΔV <sub>IN</sub> (N)	設計目標值 ,V <sub>CC</sub> =6.3V,5V	0.13	0.22	0.31	٧
Hレベル入力電流	I <sub>IH</sub> (N)	VN=VCC	- 10	0	10	μΑ
Lレベル入力電流	I <sub>IL</sub> (N)	V <sub>N</sub> =0V	- 170	- 118		μΑ
プルアップ抵抗	RU(N)		37	53.5	70	kΩ

設計目標値であり、測定は行なわない。


#### 外形図

unit:mm (typ)





#### ピン配置図



#### 速度ディスクリカウント数

N	カウント数
Hまたはオープン	512
L	1024

fFG=fOSC÷ (16×カウント数)

## 3相ロジック真理値表(IN=「H」とは、IN+>IN-の状態を示す)

		F/R=「L」			F/R=「H」	,	出	カ
	IN1	IN2	IN3	IN1	IN2	IN3	PWM	-
1	Н	L	Н	L	Н	L	VH	UL
2	Н	L	L	L	Н	Н	WH	UL
3	Н	Н	L	L	L	Н	WH	VL
4	L	Н	L	Н	L	Н	UH	VL
5	L	Н	Н	Н	L	L	UH	WL
6	L	L	Н	Н	Н	L	VH	WL


#### S/S端子

入力状態	状態
Hまたはオープン	ストップ
L	スタート

#### BRK端子

- 1.0 5	
入力状態	状態
Hまたはオープン	ブレーキ
L	解除

## ブロック図



#### 端子説明

端子訪	化明		
端子 番号	端子名	端子説明	等価回路図
1	VREG	7Vシャントレギュレータ出力端子。	1 Vcc
2	S/S	スタート/ストップ制御端子。「L」:0V~1.0V「H」:2.0V~VCCオープン時、「H」レベルとなる。「L」でスタート。「H」または「オープン」でストップ。ヒステリシス幅 約0.22V。	V <sub>CC</sub>
3	F/R	正転/逆転 制御端子。 「L」:0V ~ 1.0V 「H」:2.0V ~ V <sub>CC</sub> オープン時、「H」レベルとなる。 「L」で正転。 「H」または「オープン」で逆転。 ヒステリシス幅 約0.22V。	V <sub>CC</sub>
4	BR	プレーキ制御端子(ショートブレーキ動作)。 「L」:0V~1.0V 「H」:2.0V~VCC オープン時、「H」レベルとなる。 「L」でスタート。 「H」又はオープンでブレーキ。 ヒステリシス幅 約0.22V。	V <sub>CC</sub> Sign 3.5kΩ  4

#### 前ページより続く。

端子	·ジより続く 	•	
场士 番号	端子名	端子説明	等価回路図
5	N	速度ディスクリミネータカウント 数切替え端子。 「L」: 0V ~ 1.0V 「H」: 2.0V ~ V <sub>CC</sub> オープン時、「H」レベルとなる。 ヒステリシス幅 約0.22V。	V <sub>CC</sub> G  3.5kΩ  5
6	FGS	FGアンプシュミット出力端子 (シュミット後)。 オープンコレクタ出力端子。	Vcc 6
7	LD	速度ロック検知出力端子。 モータの回転数が速度ロック範囲 内(±6.25%)にある時、「L」 となる。	Vcc 7
8	DOUT	速度ディスクリ出力端子。 加速 「H」,減速 「L」。	Vcc 8
9	POUT	速度制御系PLL出力端子。 CLKとFGの位相比較を出力する。	Vcc 9

次ページへ続く。

#### 前ページより続く。

前ページより続く。					
端子 番号	端子名	端子説明	等価回路図		
10	INT IN	積分アンプ反転入力端子。	VCC		
11	INT OUT	積分アンプ出力端子 (速度制御端子)。	Vcc 111		
12	PWM	PWM発振周波数を設定する端子。 GND間にコンデンサを接続する。	Vcc 300Ω (12)		
13	CSD	拘束保護回路の動作時間を設定する端子。 クロック断線時、誤動作防止回路 等の基準信号発振端子。 GND間にコンデンサを付けること により、保護動作時間を設定できる。 ロジック回路部の初期リセット端子と兼用。	V <sub>CC</sub> リセット回路  300Ω  13		

次ページへ続く。

#### 前ページより続く


	前ページより続く。 						
端子 番号	端子名	端子説明	等価回路図				
15 16	XO XI	水晶発振端子。 XO:出力端子 XI:入力端子 水晶発振子を接続することにより、基準クロックを発生させる。 外部からクロック(数MHz)を入力する場合は、約5.1kΩ程度をXI端子に直列に接続し、抵抗を通して信号を入力する。その時、XO端子はオープンとする。	VCC 15 15 16 16				
18	FGOUT	FGアンプ出力端子。 IC内部でFGシュミットコンパレー タ入力と接続されている。	VCC				
19 20	FGIN+	FGアンプ入力端子。 FGIN-:FGアンプ反転入力端子 FGIN+:FGアンプ非反転入力端子 (1/2V <sub>CC</sub> 電位) GND間にコンデンサを接続する。	VCC 500Ω W→ FGOUT 20 500Ω 20 500Ω 19				
21	RFGND	出力電流検出基準端子。 外付けRf抵抗のGND部に接続する。	21 Vcc				

次ページへ続く。


#### 前ページより続く。

端子	端子名	端子説明	等価回路図
<u>番号</u> 22	RF	出力電流検出端子。 RFGND間に低抵抗を接続する。 制限出力電流I <sub>OUT</sub> =0.26/Rfで設 定する。	Vcc 22
23	GND	GND端子	
24 25 26 27 28 29	UL UH VL VH WL	出力端子(外付けTR駆動出力)。 プッシュプル出力。 UH,VH,WH側でPWMによるデューティ制御を行う。	VCC (24)(26)(28) (25)(27)(29)
30	VCC	電源端子。 安定化のために、GND間にコンデ ンサを接続する。	
31 32 33 34 35 36	IN3- IN3+ IN2- IN2+ IN1- IN1+	ホール入力端子。 IN+>IN-で「H」、逆は「L」とする。 ホール信号のノイズが問題となる場合は、IN+,IN-間にコンデンサを接続する。 ロジックの「H」とは VIN+>VIN-を示す。	V <sub>CC</sub> 32 34 36 500Ω 500Ω 31 33 35
14,17	NC	NC端子、配線として使用可能。	

#### 応用回路例1(Pch + Nch、ホール素子応用)



#### 応用回路例2(PNP + NPN、ホールIC応用)



#### LB11922の説明

#### 1.速度制御回路

本ICは、速度ディスクリ回路およびPLL回路の併用により速度制御を行っている。速度ディスクリ 回路はFGの2周期に1回誤差信号を出力する(FGの1周期をカウント)。PLL回路は、FGの1周期に1回誤 差信号を出力する。

速度ディスクリ回路およびPLL回路の併用により、従来の速度ディスクリのみの速度制御方式に比べ、負荷変動の大きいモータに使用した場合、回転変動をより抑えることができる。

FGサーボ周波数(fFG)は、水晶発振周波数(fOSC)と次の関係の周波数で制御される。

fFG=fOSC ÷ (16×カウント数)

N	カウント数	
Hまたはオープン	512	
L	1024	


よって、N1="H",N2="L"の状態と他の設定状態を組み合わせることにより、クロック周波数を切替えなくても半速制御が可能である。

#### 2. 基準クロック

速度制御の基準クロックは、次の2通りの入力方法が可能である。

水晶発振子による発振

水晶発振子による発振を行う場合は、下図の様にX talおよびCを接続する。



C1: オーバートーン発振防止用

C2:オーバートーン発振防止用及び安定用

C3:発振子結合用

(参考値)

			(> 310)
発振周波数(MHz)	C1(pF)	C2(pF)	C3(pF)
3 ~ 5	39	10	47
5 ~ 8	10	10	47
8 ~ 10	5	10	22

本回路および定数は、あくまでも参考値である。水晶発振子の特性及び基板の引き回しによる浮遊容量等の影響が考えられるため、各メーカーにおいて問題がないか検討が必要である。 (注意点)

C1は、高周波での負性抵抗値を下げる効果が大きいが、基本波での負性抵抗値を下げすぎないよう に注意が必要である。

水晶発振回路は高周波回路であるため、基板の浮遊容量等の影響を受けやすい回路である。よって、 外付けはできるだけ短い配線とし、線幅も細くする等の考慮が必要である。

C1,C2のGNDラインは、できるだけ短い配線でICのGNDピン(23ピン)に接続すること。引き回しが長い場合、モータ過負荷時等にGNDライン電圧変動の影響を受け、発振周波数がずれる場合がある。C1,C2のGNDは、XI,XO端子に隣接するNCピンを配線に利用し、IC裏面を通してGNDピンに接続することにより、配線を短くすることができる。

#### 外部クロック(水晶周波数相当 数MHz)

外部信号源より、水晶発振周波数相当の信号を入力する場合は、XI端子に直列に抵抗(参考値:約5.1kΩ程度)を介して入力する。その時、XO端子はオープンとする。

入力信号レベル (信号源)

「L」レベル電圧 0V~0.8V 「H」レベル電圧 2.5V~5.0V

#### 3. 出力駆動回路

本ICは、出力での電力損失(パワーロス)を少なくするために、ダイレクトPWM駆動方式を採用している。出力Tr(外付け)は、オン時は常に飽和しており、出力がオンするデューティを変化させることにより、モータの駆動力を調整する。

PWMスイッチングは、UH,VH,WH出力で行っている。外付けTrとの接続により、出力上下いずれでも PWMスイッチング側を選択できる。

#### 4. 電流制限回路

電流制限回路は、 $I=V_{RF}/R_f(V_{RF}=0.26V \, typ, R_f:$  電流検出抵抗)で決まる電流で制限(ピーク電流を制限)する。制限動作としては、PWM出力のオンデューティが小さくなり、電流を抑える。RFおよび RFGND端子の配線を電流検出抵抗( $R_f$ )の両端近傍で接続することにより、精度良い検出ができる。

#### 5. 速度ロックの範囲

速度ロックの範囲は定速の±6.25%以内であり、モータの回転数がロック範囲内となると、LD端子が「L」となる(オープンコレクタ出力)。モータの回転数がロック範囲を外れた場合、速度の誤差に応じてモータ駆動出力のオンデューティが変化し、モータの回転数がロック範囲内となるように制御がかかる。

#### 6.PWM周波数に関して

PWM周波数はPWM端子に接続するコンデンサ容量C(F)により決まる。

V<sub>CC</sub>=6.3V時 fPWM 1/(82000 x C)

VCC=5.0V時 fPWM 1/(66000×C)

PWM周波数は15k~25kHz程度が望ましい。PWM周波数が低いとモータ拘束時にモータがPWM周波数で共振し、その周波数が可聴領域であるため騒音となる。PWM周波数が高すぎると、出力Trでのスイッチング時の損失が大きくなる。接続するコンデンサは、ノイズの影響を受けにくいようにできるだけ短い配線でGNDピン(23ピン)間に接続すること。

#### 7.ホール入力信号

ホール入力は、100mVp-p以上(差動)の入力振幅が望ましい。入力波形が矩形波に近い程、入力振幅は小さくても良いが、三角波に近い程、入力振幅を大きくする必要がある。また、入力のDC電圧は、同相入力電圧範囲内に設定すること。

ホール入力にノイズの影響がある場合は、入力間のできるだけピン近傍にコンデンサを付け、ノイズを除去すること。

ホール入力が3相ともに同入力状態となると、出力は全オフとなる。

ホールIC出力を入力する場合は、入力片側(+,-いずれか)をホール素子使用時の同相入力範囲内の電圧に固定することにより、別の片側入力は0~VCCまで入力することができる。

#### 8.F/R切替え

モータの回転方向の切替えは、F/R端子で行うことができる。ただし、F/Rの切替えをモータ回転状態で行う場合は、次のような注意が必要である。

- ・切替え時のスルー電流に関しては、回路的に対策を行っている。ただし、切替え時のモータ電源電圧の持ち上がり(モータ電流が瞬時的に電源に戻るため)には、注意が必要である。問題となる場合は、電源-GND間コンデンサ容量を大きくすること。
- ・切替わり後のモータ電流が電流制限値以上の場合、PWM駆動側の出力はオフするが、逆側の出力ではショートブレーキ状態となり、モータ起電圧およびコイル抵抗で決まる電流が流れる。この電流が使用する出力Trの定格を超えないようにする必要がある(高い回転数でのF/R切替え時ほど、注意が必要である)。

#### 9. ブレーキ切替え

ブレーキは、UH,VH,WH側が駆動する出力Trを全相オンさせるショートブレーキ方式となっている (逆側Trは全相オフ)。ブレーキ時には、電流制限が動作しないので注意が必要である。ブレーキ時は、モータの回転数に関係なく、100%デューティでショート状態となる。ブレーキ時に出力Trに流れる電流は、モータ起電圧およびコイル抵抗で決まる電流が流れる。この電流が使用する出力Trの 定格を超えないようにする必要がある(高い回転数でのブレーキ時ほど、注意が必要である)。 ブレーキ動作およびブレーキ解除は、スタート状態で行っても問題ない。よって、S/S端子を"L" (スタート状態)とし、ブレーキ端子でモータの起動、停止を制御することができる。

#### 10. 拘束保護回路

モータ拘束時のICおよびモータの保護を行うため、拘束保護回路を内蔵している。スタート状態でLD出力が一定時間「H」(アンロック状態)であると、PWM側出力Trをオフする。時間設定は、CSD端子に接続するコンデンサ容量により行う。

VCC=6.3V時 設定時間(s) 74×C(μF)

Vcc=5.0V時 設定時間(s) 60×C(μF)

拘束保護状態を解除するには、一定時間の間(約1ms以上)ストップ状態またはブレーキ状態とするか、電源の再投入が必要である。

拘束保護回路を使用しない場合は、CSD端子-GND間に220k $\Omega$ と1500pFを並列に接続すること。CSD端子は、初期リセット端子としての機能も兼用しているため、CSD端子をGNDに接続すると、初期リセット状態となり、駆動がオフする。CSD端子電圧が約0.64V以上となると、初期リセット状態は解除される。

#### 11.低電圧保護回路

電源投入時および電源電圧(VCC)が低下した場合、誤動作を防止するために低電圧保護回路を内蔵している。約3.75V typ以下で上側出力Tr(外付け)はオフされ、約4.0V typで解除される。

#### 12. 雷源安定化

本ICは出力電流が大きい応用に使用されるため、電源ラインが振られやすい。よって、VCC端子-GND間には、安定化のために十分な容量のコンデンサを接続する必要がある。電源の逆接続による破壊防止の目的で、電源ラインにダイオードを挿入する場合は、電源ラインが特に振られやすくなるため、より大きな容量を選択する必要がある。

#### 13.GNDの引き回しについて

信号系GNDと出力系GNDは分離し、配線はコネクタ部で一点GNDとすること。出力系GNDには大電流が流れるため、引き回しはできるだけ短くすること。

出力系GND - - - RfのGND(および出力ダイオードのGND)

信号系GND - - - ICのGND及び周辺外付けのGND

#### 14. VREG端子

モータ駆動回路を1電源で構成する場合、VREG端子(1ピン)を使用し、本ICの電源電圧(約6.3V)を作ることができる。VREG端子は、シャントレギュレータとなっており、外付け抵抗を介して電流を流すことにより、約7Vを発生する。電流の設定を約0.2~1.5mAとすることにより安定した電圧を発生する。外付けTrは、電流能力80mA以上(ICC+ホールバイアス電流+出力電流(ソース)),耐圧はモータ電源電圧以上のTrを選定すること。Trの発熱が問題となることがあるので、パッケージによっては放熱をすること。

外部から本ICの電源電圧( $4.4 \sim 7.0$ V)を印加する場合は、 $V_{CC}$ 端子(30ピン)に直接印加する。その場合、 $V_{REG}$ 端子はオープンもしくはGNDとすること。

#### 15.FGアンプ

FGアンプは、通常ノイズをリジェクトするために応用回路のようなフィルタアンプを構成する。FGアンプ出力には、クランプ回路が付加されているため、増幅度を上げても約3Vp-pの振幅でクランプされる。

FGアンプ後にはシュミットコンパレータが接続されているため、アンプの出力振幅は、必ず250mVp-p以上となるように増幅度を設定すること(使用する最低の制御回転数で約0.5Vp-p以上となるように設定することが望ましい)。

FGIN+端子(20ピン)-GND間に接続するコンデンサは、バイアス電圧安定化のために必要となる。接続するコンデンサは、ノイズの影響を受けにくいようにできるだけ短い配線でGNDピン(23ピン)間に接続すること。

#### 16.積分アンプ

積分アンプは、速度誤差パルス及び位相誤差パルスを積分し、速度指令電圧へ変換するとともに制御ループのゲイン及び周波数特性を外付けで設定する。

#### 17.NC端子

NC端子は、電気的にオープンとなっているため、配線引き回しなどで使用しても問題ない。

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC's product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equ

(N) Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは持許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アブリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアブリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションはでの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。

SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。