



固有の力率補正を備えた90 W 高効率、ノートブック・アダプタ 電源

Prepared by: Frank Cathell
ON Semiconductor

アプリケーション・ノート

Introduction

はじめに

このアプリケーション・ノートでは、絶縁シングル・ステージ変換トポロジを使用した、ノートブック・アダプタおよび類似アプリケーション向けのオフライン力率補正15 V (および15 Vを超える) 出力の電源を作成する、比較的新しくて簡単な方法について説明します。電源構成は基本的に、連続導通モード (CCM) で動作し、このアプリケーション用に特別に設計されたオン・セミコンダクターのNCP1652コントローラを使用した、バックブーストによるフライバック・コンバータです。このアプリケーション・ノートで説明する電源は、汎用AC入力を使用した19 V、5 A電源で、ノートブック・アダプタとして使用することを目的としています。ほとんどの標準的負荷に対して、力率が0.95を超え、90%に近い効率を達成しています。この電源には、過電流保護、過電圧保護、ブラウンアウト検出、および入力EMIフィルタも含まれています。NCP1652コンバータ回路

は十分な汎用性を有し、25~150 Wの電力範囲において標準出力電圧が12 V以上の定電圧、定電流 (CVCC) 出力特性を必要とするLEDバラストまたはその他の類似アプリケーション向けに、基本設計を変更することができます。

バックグラウンド

入力力率補正と併せて、絶縁され安定化された出力電圧を必要とするアプリケーションでは、一般的にFigure 1に示すような2ステージの変換処理が必要です。この方式は、入力ラインを400 Vdcバスに変換およびプレレギュレートする入力ブーストステージで構成されています。このバスは適切な構成の従来式dc-dcコンバータに電圧を提供します。150 W以下の低電力アプリケーションでは、これは通常フライバック・コンバータです。




Figure 1. Conventional 2-Stage Conversion

性能面で少し妥協して、NCP1652コントローラをFigure 2のように使用し、力率とメイン・コンバータ

・セクションを組み合わせて1つの変換ステージを構成する簡単な手法を使用できます。





Figure 2. Single Stage Conversion with NCP1652

ここでの違いは、フライバック変換ステージが電圧安定化および入力-出力絶縁機能を担うだけでなく、力率補正機能も提供することです。この回路は基本的に、「通常」タイプの非絶縁型PFC回路でブースト・チョークに相当する部分の2次巻線から出力が得られる、従来型PFCコンバータとして機能し

ます。コンバータのdc入力、純粋なdc電圧ではなく120 Hzのハイバースサインです。これはブリッジ整流器の後の通常入力「バルク」コンデンサが1 μ F未満の値に抑えられているためです。Figure 3にシングル・ステージ・コンバータの全回路図を示します。



Notes:

1. Crossed schematic lines are not connected.
2. Heavy lines indicate power traces/planes.
3. Z2/D9 is for optional OVP.
4. L1 is Coilcraft BU10-1012R2B or equivalent.
5. L2 is Coilcraft P3221-AL or equivalent.
6. L3 is Coilcraft RFB0807-3R3L or equivalent.
7. Q1 and D8 will require small heatsinks.

NCP1652 90 Watt PFC Adapter Supply
19 Vout, 90-265 VAC Input (Rev 6)

Figure 3. Single Stage Converter Schematic

シングル・ステージ・コンバータの特性

シングル・ステージの絶縁型PFCコンバータは、従来のバック・ブーストによるフライバック・トポロジから簡単に構成することができます。動作モードは不連続導通モード (DCM)、臨界導通モード (CRM)、または連続モード (CCM) が可能です。低電力回路の最も一般的な動作モードはCRMです。これは12 V_{out}以下での同期出力整流の実装が容易なためです。ただし、CCMは同期整流を使用すると多少効率が改善されるような、出力電圧が15 V以上の固定周波数動作を必要とするアプリケーションにとって大きなメリットがあります。CCMでは、ピークMOSFET電流をCRMの場合よりかなり小さくできるため、特に75 Wを超える電力レベルではスイッチング損失が少なくなります。CCMでは、高周波出力コンデンサのリプル電流も減少するため、一般的に総合変換効率が高くなります。NCP1652コントロー

ラはCCM動作に特に設計されており、フライバック・トランスのリーク・インダクタンス・エネルギーによって生じる電圧スパイクが重大な問題となる可能性がある高電力アプリケーション向けアクティブ・クランプ・スナバの実装のために、第2のゲート・ドライブも提供します。Figure 3の19 V、5 Aアダプタ回路は、標準的な動作負荷に対して90%近い平均効率を達成しています。フライバック・トランスT1は、比較的低い磁化電流部品で「深い」CCMで効率的に動作するように設計されています(トランス・デザインの詳細については、Figure 8を参照)。これによって、同様のCRMベース・デザインと比較してMOSFET Q1でのスイッチング損失が大幅に減少しました。

シングル・ステージPFCの変換処理は、動作モードに関係なく、Figure 1にある従来の2ステージ変換

方式と比較していくつかの妥協点があります。妥協点は以下のとおりです。

1. どの力率補正回路もそうですが、制御ループのゲイン帯域幅は非常に低く、標準的には10~30 Hzの範囲にあります。これは必要であり、そうでない場合、制御ループは入力120 Hzライン変動を安定化しようとするため、力率が非常に悪くなります。帯域幅が狭い場合、dc安定化は良好なものになるとしても、負荷ステップ変化に対する過渡応答が悪くなります。何らかの方法で負荷ポイント (POL) の安定化を利用する大部分のアダプタ・アプリケーションでは、過渡応答の遅さは重要ではありません。Figure 7に、低速制御ループでよくあるオーバシュートのない制御された電圧上昇を示す、無負荷および全負荷での電源ターンオン時の出力電圧プロファイルを示します。
2. ループは120 Hzのライン・リップルを安定化できないため、リップルとして出力に現れます。この回路では、ピーク・トゥ・ピーク出力リップルは、3個の4700 μF出力コンデンサを使用した場合、全負荷に対して1 V (5%) 程度でした (Figure 4参照)。これは出力容量を増やすとさらに減少します。この場合も、大部分のアナログまたはPOLアプリケーションでは、このリップルの大きさは問題にならないはずです。
3. 高い力率を妨げる大容量入力バルク・コンデンサ (C3) がないため、コンバータにはT1と出力コンデンサに保存されたエネルギーで供給される以外の大きな固有のホールドアップ時間はありません。
4. シングル・ステージ・コンバータの力率は、 $D/(1-D)$ 伝達関数およびCCM動作に関連するファクタのために、ラインが上昇し、負荷が減少するに伴って悪化しますが、大部分の標準的ラインおよび負荷条件でPFは0.95を上回ります。

これらのトレードオフにもかかわらず、シングル・ステージの絶縁型PFCコンバータは、大部分のノートブック・アダプタや類似アプリケーションにとって、効率がよくきわめて費用効果に優れたソリューションです。LEDバラスト・アプリケーションでは、出力電流センス抵抗による追加電流フィードバック・ループを実装して、定電圧、定電流 (CVCC) 特性を提供することができます。オン・セミコンダクターのNCP4300Aデュアル・オペアンプ+ツェナー・リファレンスは、そのようなアプリケーションに最適です。

回路技術情報

NCP1652のコンポーネントの選択：Figure 3の回路図に示す、NCP1652に直接関係するロジック・レベルの回路コンポーネントは、どのデザインの実装でも十分に動作するはずです。出力電圧が異なる場合、TL431 (R29、R30)用の電圧センス抵抗分割回路を変更する必要があります。また、R20の値によってMOSFET電流のピーク制限値と最大出力電流が決ま

ります。R12はCCM動作のランプ補償を設定します。この値は一次インダクタンスとCCMトランス磁化ランプのレベルに応じて調整することができます。スイッチング周波数はC9で、約70 kHzに設定されています。図に示すコンポーネント値は、大部分のアプリケーションに対応できるはずです。R5、R16、R17、D9、Z2、およびC14によって、T1の補助巻線から生じるV_{CC}をモニタするシンプルなオプションのOVP回路が形成されます。この電圧は出力電圧に追従するため、OVP検知の単純な一次側平均値を提供します。R2、D5、およびC4は、ピーク検出回路を使用して入力ハイバースインをサンプリングする1652用のdc起動回路を形成します。また、この回路はTVS Z1と共に、入力コンデンサC3が抑制できない短時間の大幅ライン・トランジェント発生時に、トランジェント抑制回路としても働きます。

コントローラは軽負荷時および無負荷時には、コンバータがショート・バーストで動作するスキップ・モード動作に入ります。この種類の動作では、無負荷時「待機」電力をEnergy Star要件の500 mW未満に維持します。Q2、R25、C28、およびC29から成る回路は、このモード中に制御ループ帯域幅を拡張して、スキップ・モード動作を安定させます。これが必要なのは、電源の大容量出力キャパシタンスにより無負荷時のスキップ周波数が低くなりすぎて、V_{CC}のコンデンサC6を十分にリフレッシュしてその電圧をU1の低電圧ロックアウト・レベル以上に維持できないためです。U1のピン4のフィードバック電圧が約0.65 V以下に低下すると、Q2がターンオフして、帯域幅制限コンデンサC28をピン4から切り離します。これにより、帯域幅はC17によって制御されます。C17は十分なループ帯域幅を提供し、高周波数のスキップ・モード動作が可能になります。

入力EMIフィルタ・デザイン：EMIフィルタは、Coilcraft製の標準コモン・モード・インダクタ (L1およびL2) の2ステージで構成されます。コモン・モード・インダクタはリーク・インダクタンスが大きいいため、信号インダクタをコモン・モード・フィルタリングと差動モード・フィルタリングの両方に使用することができます。差動LCローパス・フィルタは、リーク・インダクタンスとライン・トゥ・ラインからのXコンデンサで形成されます。フィルタリングの第1ステージはL1とC1、第2ステージはL2とC2で形成されます。L1およびL2のリーク・インダクタンスは、それぞれ15 μHおよび22 μHです。

$$f = \frac{1}{2\pi\sqrt{L3C18}} = \frac{1}{2\pi\sqrt{15\mu\text{H} \cdot 0.47\mu\text{F}}} = 59.97\text{ kHz}$$

$$f = \frac{1}{2\pi\sqrt{L2C17}} = \frac{1}{2\pi\sqrt{22\mu\text{H} \cdot 0.47\mu\text{F}}} = 49.52\text{ kHz}$$

IEC 61000-4-6の制限値 (0.15~80 MHz) に従って試験を実施するとき、これらのEMIフィルタ・コンポーネント値では、70 kHzスイッチング周波数が少なくとも-24 dB減衰する必要があります。

フィルタのAC入力側には、安全のためにヒューズF1があります。このヒューズは連続定格電流が2.5 Aで、90 W出力での平均入力電流は次のとおりです。

$$I_{\text{avg}} = \frac{P_{\text{out}} \sqrt{2}}{\eta V_{\text{inLL}}} = \frac{90 \text{ W} \sqrt{2}}{0.88 \cdot 90 \text{ Vac}} = 1.61 \text{ A}$$

ここで、 η は予測効率(0.88)です。

入力ライン電圧は全波整流され、ブリッジ整流器(D1、D2、D3、D4)の出力両端に小型バルク・フィルム・コンデンサ(C3)があります。コンデンサはここで高周波スイッチングをデカップリングし、フライバック・コンバータに低インピーダンス・ソースを提供します。コンデンサの標準的な容量範囲は、0.27 μF –1.0 μF です。このアプリケーションでは、1.0 μF のコンデンサを選択しています。

T1フライバック・トランスのデザイン：シングル・ステージPFCコンバータ用のトランス・デザインは、特に動作が連続導通モードのときに困難で、反復プロセスを必要とします。これを数学的に解決する方法がいくつかありますが、最初にトランスをエネルギー保存用チョークとして扱うことが、おそらく最も簡単な方法です。最初の試みで正しいデザインが達成できるかは、目的の電力レベルをサポートし、必要なコイル巻数に対応するコア体積および構造が何であるかを判断する経験の問題です。これまでの経験と以下の事実に基づき、このデザインに対してPQ3230フェライト・コアを選択しました。

1. PQコアは、全体積に対してかなり大きな断面積パラメータ(Ae)を有します。このため、不要なリーク・インダクタンスの原因となる一次巻線数が少なくなります。また、コアの形状には、特に必要なコア・ギャップが完全にセンタ・ポール内にある場合は、放射エミッションに対して優れた遮蔽効果があります。
2. コア・ウィンドウ領域には幅アスペクト比に対して十分な長さがあり、巻線層の最小化、すなわちリーク・インダクタンスおよび磁束の近接効果の低減に役立ちます。
3. リーク・インダクタンスを小さくするために、このコアは直列に接続された2つの1次巻線間に2次巻線がある「サンドイッチ状」2次巻線構成とすることができます。

インダクタのピーク1次電流で出力電力が決まるため、電流のピーク値は以下の関係式から求めることができます。

$$I_{\text{pk}} = 2 P_{\text{out}} / n \times f \times V_{\text{in}(\text{min})} \times t_{\text{on}(\text{max})}$$

ここで、 n は予測効率、 f はスイッチング周波数、 $V_{\text{in}(\text{min})}$ は最小ライン電圧での最小平均入力電圧、 $t_{\text{on} \text{ max}}$ は最大オン時間です。これから、値は次式のようにになります。

$$I_{\text{pk}} = (2 \times 95 \text{ W}) / 0.88 \times 70000 \times 83 \text{ V} \times 10 \mu\text{s} \\ = 3.7 \text{ A(pk)}$$

低ライン電圧に対しては、rms値(90 Vac)ではなく、平均ライン電圧を使用していることに注意してください。これは、入力が120 Hzのヘイバーサインで、エネルギーの保存はrmsではなく平均電圧の関数であるという事実から来ています。

ここで、巻線のサイズを決定するために、このピーク電流のrms値が必要です。120 Vac入力で平均デ

ューティ・サイクル $D = 0.5$ で、CCM波形がほぼ長方形と仮定した場合(磁化コンポーネントは実際にはピークの約30%であるが、これが最悪ケースの推定値のはず)、純粋なdc入力に対するスイッチング周波数コンポーネントのrms値は次のようになります。

$$I_{\text{rms}} = I_{\text{pk}} \times \sqrt{D} = 3.7 \times 0.707 = 2.6 \text{ A}$$

ここで、コンバータへの入力が120 Hzのヘイバーサイン・エンベロープであり純粋なdcではないので、再度0.707で除算する必要があります。これにより、約1.8 Aのrms一次電流になります。巻線表を見ると、#24磁気巻線でこの電流を処理でき、かつ70 kHzで表皮効果損失が最小になるので、一次側には効果的にこの巻線を選択できます。

必要な最小一次インダクタンスは、次式で与えられます。

$$L_{\text{min}} = V_{\text{dcpk}(\text{min})} \times t_{\text{on}(\text{max})} / I_{\text{pk}} \\ = (120 \text{ Vdc} \times 10 \mu\text{s}) / 3.7 \text{ A} = 324 \mu\text{H}$$

ここで、 $V_{\text{dc pk min}}$ は、ピーク入力電圧(85 Vac x 1.414)の低ライン値です。ここで、次のことを仮定します。電源の標準負荷の大部分に対してCCMであるために、このインダクタンス値を2倍の650 μH にします。これでこのコアに必要な一次巻線の巻数を、次式から計算できます。

$$NP = \frac{L \times I_{\text{pk}} \times 10^8}{Ae \times B_{\text{max}}} = \frac{650 \mu\text{H} \times 4 \text{ A} \times 10^8}{1.6 \text{ cm}^2 \times 2800 \text{ g}} = 58 \text{ turns}$$

ここで、ピーク電流は4 Aに丸められ、過電流条件での飽和の安全マージンを考慮して最大磁束密度(B_{max})は2.8 kガウスを選択しています。

PQ3230コアに対するPQ3230のボビン巻線幅が約0.73インチであることに留意し、ボビンの1つの層に24番巻線(直径0.022インチ)を約30回、直列接続された一次側全体で合計60回、容易に巻くことができ、合計60回は適切な巻数となります。

次は、一次側と二次側の巻数比を決定することです。これによって、MOSFET Q1での反射フライバック電圧が求まり、またショットキ出力整流器D8で見られるピーク逆電圧も求まります。二次巻数が10回の6:1を試してみましょう。この選択では、1層で#24トリファイラ巻きの3芯を使用して、約10 A rmsの最悪ケースである二次電流を扱うことができます。反射一次フライバック電圧および最大PRV出力ダイオード電圧が高ラインで生じます。378 Vdcのピーク電圧に相当する270 Vacの入力電圧を仮定してみましょう。反射フライバック電圧は、次式のとおり、19 V_{out}のピーク二次電圧にショットキ順方向電圧降下×巻数比を加算した値になります。

$$V_{\text{flyback}} = (19 \text{ V} + 1 \text{ V}) = 120 \text{ V}$$

これをピーク一次電圧387Vに加算すると、378 + 120 = 498 Vとすべてのリーク・インダクタンス・スパイク(おそらく100 V程度)の和になります。選択した800 V MOSFETはこれに対して十分なはずで、T1の一次側は、T1のリーク・インダクタンス

によって生じる残留スパイクをクランプするD7、C7、およびR3の電圧クランプ・スナバ回路でバイパスされます。

出力ショットキPRV電圧は、次のように、ピーク入力電圧を巻数比で除算した値に、出力電圧と出力ダイオード電圧降下を加算した値になります。

$$\text{Diode PRV} = (378/6) + 20 \text{ V} = 83 \text{ Vpk}$$

したがって、定格100 Vのショットキでこれを処理できます。R24とC19から成る小さなR/CスナバがD9

の両端に接続されており、あらゆる寄生電圧スパイクを減衰させます。Figure 8に最終的なトランス・デザインの詳細を示します。

試験結果

効率および力率の測定値：力率、THD、効率の測定値は、USメイン電圧とEuroメイン電圧の両方において、25%、50%、75%、および100%の負荷で取得したものです。効率はEnergy Starの基準に従って平均化したものです。結果を次の表に示します。

	Load	100%	75%	50%	25%	
Vin = 120 Vac	THD =	6.6	4.5	7.2	11.4	Eff avg = 89%
	PF =	0.995	0.993	0.986	0.948	
	Eff =	88.0	88.9	89.8	89.1	
Vin = 230 Vac	THD =	7.1	10.3	13.8	14.6	Eff avg = 89.2%
	PF =	0.975	0.951	0.901	0.713	
	Eff =	89.9	89.4	90.4	87.1	

いずれのACライン値でも、効率がアダプタに対する87%の最小Energy Star要件を容易に上回りました。無負荷時の入力消費電力は、120 Vacで310 mW、230 Vacで430 mWでした。軽負荷時の効率は次のとおりです。

Output Load	0.5 W	1.0 W	1.7 W
120 Vac in	57%	69%	73%
230 Vac in	47%	59%	69%

出力リップル

115 Vac入力に対する電源の5アンペア負荷での120 Hz出力リップルをFigure 4に示します。リップル振幅は厳密に出力容量および電源の負荷の関数となります。これは、安定化ループの帯域幅は必然的にリップル周波数より小さく、高い力率が保証されるためです (Figure 7も参照)。




Figure 4. Output Ripple

フライバック波形

Figure 5の波形は、115 Vacおよび230 Vac入力に対する全出力負荷 (5 A) 時のMOSFET Q1のドレイン電圧プロファイルを示しています。立ち上がりエッジの電圧スパイクは、トランスT1のリーク・インダクタンスによって発生し、D7、C7、およびR3のスナバ回路によって大部分が抑制されます。




Figure 5. Q1 Drain Waveforms at Full Load




Figure 6の波形は、25%出力負荷 (1.25 A) 時のQ1のドレイン波形を示しています。両方のライン入力レベルとも、この負荷での動作は明らかにDCMです。フライバック・エネルギーが枯渇すると、トランスの一次インダクタンスとMOSFETの寄生容量で形成される共振回路のために、Q1の次のターンオン前にドレイン電圧が発生します。これはDCM動作の特徴です。





Figure 6. Q1 Drain Waveforms at 25% Load



プロトタイプでのドレイン波形は、高効率動作および低EMI発生にとって避けられない過剰なリーク・インダクタンスによる電圧スパイクや後続のリングングがなく非常に「クリーン」でした。トレース・インダクタンスを低減可能な箇所で、最小電力ループ・トレース、自由なグランド・プレーン、およびクラッド「注入」などの適切なPCボード・レイアウト技術を駆使することによって、適切なスイッチング波形プロファイルと最小EMIが保証されます。また、前述のとおり非常に低いフライバック・トランスのリーク・インダクタンスも非常に重要です。より高電力のアプリケーションや機械的制約によって最適なコア構造や巻線技法が制限されるケースでは、一次電圧スパイクを抑制するアクティブ・クランプの使用が必要ながあります。

Figure 7の出力ターンオン・プロファイルは、いずれの負荷条件でも、特に狭い帯域幅の制御ループでオーバーシュートを示すことがめずらしくない無負荷時でも出力オーバーシュートがないことを明確に示しています。全負荷で、120 Hzのスループット・リップルがはっきり見えます。





Figure 7. Turn-on Profiles

MAGNETICS DESIGN DATA SHEET

Project: NCP1652, 90W, 19V Adapter

Part Description: CCM Flyback transformer, 70 kHz, 19 Vout (Rev 2)

Schematic ID: T1

Core Type: PQ3230, 3C94 (Ferroxcube) or P material (Mag Inc.)

Core Gap: Gap core for 600 to 650 uH across pins 1 to 2.

Inductance: 625 uH nominal measured across primary (pins 1 to 2)

Bobbin Type: 12 pin pc mount (Mag Inc PC-B3230-12 or equivalent)

Windings (in order):

Winding # / type	Turns / Material / Gauge / Insulation Data
Primary A: (1 – 3)	30 turns of #24HN over one layer (no margins). Self-leads to pins. Insulate for 3 kV to next winding.
19V Secondary (7, 8, 9 – 10, 11, 12)	10 turns of 3 strands of #24HN flat wound (trifilar) over one layer with tape cuffed ends for safety (no margins) Terminate with 1 wire per pin as shown in drawing below. Insulate with tape for 3 kV to next winding.
Primary B: (3 – 2)	Same as primary A. Insulate for 1.5 kV to Vcc/Aux.
Vcc/Aux (5 – 6)	9 turns of #24HN spiral wound and centered with 8 mm end margins. Insulate with tape and terminate self-leads to pins.

Hipot: 3 kV from primary/Vcc to 19V secondary windings.




Figure 8. Flyback Transformer Design

いくつかの最終コメント


出力電圧が12 V以下のシングル・ステージ絶縁型PFCコンバータでは、従来のPNまたはショットキ・ダイオードではなく、同期出力整流器を使用して効率を改善することができます。ただし、同期出力整流器は連続導通モード (CCM) 動作と完全に互換性があるわけではありません。これはCCM動作またはDCM動作が、負荷状況に応じて、ほとんどの場合に他方に移行するためです。軽負荷時にCCMはDCMに移行し、DCM動作では通常、起動条件および過電流条件によりCCMに復帰します。これら2つの異なる動作モードの結果として、必要な同期MOSFETへのゲート・ドライブ信号は、各モードで異なるセンス基準に基づくものでなくてはなりません。そのために、回路はさらに複雑になります。「問題のモード」はCCMです。これは同期MOSFETに対する遅延タイミング・シーケンスが存在し、メイン一次側MOSFETとの同時導通オーバーラップを回避しなければならないためです。必要なタイミング・シーケンスを達成できても、重大な問題が1つ残ります。メイン一次MOSFETがターンオンする直前に同期MOSFETがターンオフした場合、同期MOSFETの固有ボディ・ダイオードが連続フライバック電流を運搬しなければなりません。この寄生ボディ・ダイオードのリカバリ特性は非常に悪く、メインMOSFETがターンオンするときに、ボディ・ダイオードはオフに強制され、リカバリ・プロセス中にボディ・ダイオードに大きな逆電流が流れます。この電流は関連回路の寄生リアクタンスと併せて、この遷移中に同期MOSFETおよびメインMOSFETに大きな電圧スパイクとリンギングを発生させます。このため通常

は、大きなスナバやTVSクランプ回路を追加して、MOSFETの故障を防止する必要があります。追加回路のコストや消費電力の問題は、一般にあまり重要ではありません。したがって、同期整流が望ましい場合は、使用する制御手法は臨界導通モード (CRM) です。この場合、一次側MOSFETと同期MOSFETの両方で電流がゼロのときに、すべての臨界スイッチング遷移が同時に発生する可能性があります。この場合はタイミング・シーケンスが不要で、効果的な同期整流器の制御には、簡単な二次電流検出方式しか必要ありません。DCM実装やCCM実装とは異なり、CRMには負荷依存モード遷移がなく、スイッチング遷移が発生するときには電流は常にゼロです。

参考文献

- Datasheet NCP1652
 - Application Note AND8124: 90 W, Universal Input, Single Stage, PFC Converter
 - Application Note AND8147: An Innovative Approach to Achieving Single Stage PFC and Step-Down Conversion for Distributive Systems
 - Application Note AND8209: 90 W, Single Stage, Notebook Adaptor
 - Application Note AND8394: A 48 V, 2 A High Efficiency, Single Stage, Isolated Power Factor Corrected Power Supply for LED Drivers and Telecom Power
 - Reference Design TND317: 90 W Notebook AC-DC Adapter GreenPoint® Reference Design
- All the above documentation is available for download from ON Semiconductor's website (www.onsemi.com).

GreenPoint is a registered trademark of Semiconductor Components Industries, LLC (SCILLC).

ON Semiconductor and  are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

PUBLICATION ORDERING INFORMATION

LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada
Email: orderlit@onsemi.com

N. American Technical Support: 800-282-9855 Toll Free
USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910
Japan Customer Focus Center
Phone: 81-3-5817-1050

ON Semiconductor Website: www.onsemi.com
Order Literature: <http://www.onsemi.com/orderlit>

For additional information, please contact your local Sales Representative