

NCP1612を使用して小型・高効率のPFCステージを設計するための5つの主要ステップ

この資料では、NCP1612で駆動する不連続導通モード(DCM) PFCステージを素早く設計するための5つの主要ステップについて説明します。実用的な160 Wのユニバーサル・ライン電圧アプリケーションを通じて、このプロセスを示します。

- 最大出力電力 : 160 W
- rms ライン電圧範囲 : 90~265 V
- 安定化出力電圧 : 390 V
- ライン電流が450 mA未満の場合は周波数フォルダック

はじめに

SO-10パッケージに封入されたNCP1612は、負荷範囲全体でPFCステージの効率を最適化するように設計されています。過酷な動作に対応できるように保護機能を内蔵しており、コスト効果、信頼性、小さいスタンバイ消費電力、高効率が重要な要件であるシステムに最適です。

- **電流制御周波数フォルダック(CCFF)** : 瞬時ライン電流が中程度または大きい場合、ICは臨界導通モード(CrM)で動作します。電流がプリセット・レベルより小さい場合、周波数は約20 kHzまで直線的に低下します。CCFFにより、公称負荷と軽負荷の両方で効率は最大に達します¹。特にスタンバイ損失が最小化されます。
- **スキップ・モード** : 効率をさらに最適化するために、電力伝送が特に非効率的になるライン電圧のゼロクロス付近では、ICはサイクルをスキップします。非常に高い力率が必要な場合は、最小0.75 Vの電圧を強制的に印加する方法でこの機能を禁止することもできます。
- **小さい起動電流と広いV_{CC}範囲** : Bバージョン(NCP1612B)では起動時の消費電流が非常に小さいので、V_{CC}コンデンサを充電するためにハイ・インピーダンスの抵抗を使用できます。Aバージョン(NCP1612A)は、補助電源から電流が供給されるアプリケーションを想定しています。この製品の起動電圧レベルは11.25 V未満であり、ICは12 Vレールから電力供給を受けることができます。どちらのバージョンも、広いV_{CC}動作範囲(9.5~35 V)に対応しています。
- **ライン/負荷の高速過渡に対する補償(ダイナミック応答エンハンサとソフトOVP)** : 従来型のPFCステージでは低速なループ応答が原因で、負荷または入力電圧に急激な変動が生じた場合は、大きな



ON Semiconductor®

www.onsemi.jp

APPLICATION NOTE

オーバーシュートまたはアンダーシュートが発生していました。ICは、発生する可能性がある、安定化ポイントからのこのような偏移を大幅に制限します。

- **安全保護** : NCP1612の機能により、PFCステージは非常に堅牢になります。その中でも、ACライン電圧が非常に低い場合に動作を停止させるブラウンアウト(BO)検出ブロック²と、インダクタの飽和やバイパス・ダイオードまたは昇圧ダイオードの短絡が原因で、電流制限を基準にして電流の大きさが150%を上回るイベントが発生したときにデューティ比の低い動作を強制する2レベル電流センスに注目することができます。
- 「マスタPFC」 : フォワード・コンバータまたはハーフ・ブリッジ・コンバータは、狭い入力電圧範囲を活用します。NCP1612のダイナミック応答エンハンサとソフトOVPは、バルク電圧の偏移の最小化に役立ちます。さらに、バルク電圧がターゲット・レベルに達していないときや、NCP1612が障害を検出したときはいつでも、NCP1612は自らのpfcOKピンをグランド・レベルに設定してダウンストリーム・コンバータを無効にします。特に、NCP1612の「FOVP/BUV」ピンにより、バルク電圧がその安定化レベルの76%を下回ったことが検出されたときには、ダウンストリーム・コンバータは無効になります。
- **ラッチオフ機能** : PFCステージが通常動作を行っている場合、NCP1612のpfcOKピンはハイ・インピーダンス状態になります。このピンが7.5 Vを上回るレベルにプルアップされるとICはラッチオフになり、ブラウンアウト状態が検出されるまで、またはV_{CC}がそのリセット・レベル(代表値5 V)を下回るまで回復できません。

¹Like in FCCrM controllers, internal circuitry allows near-unity power factor even when the switching frequency is reduced.

²The voltage of the Brown-out detection block input pin ("V_{SENSE}") is also used to detect the line range and reduce the loop gain in high-line conditions (2-step feed-forward).

- 製造と安全性試験の平易化**: PFCステージ内の素子で、偶発的な短絡、半田不良、製造または取り扱いの不備、過大な動作ストレスや他のトラブルの結果として、損傷が発生する可能性があります。特に、コントローラの互いに隣接する複数ピンの短絡、単一ピンのグランド接続や接続不良が発生するおそれがあります。多くの場合、仮にこのような開路や短絡の状況が発生したとしても、発火、発煙、大きな騒音を防止することが求めら

PFCステージの構造




Figure 1. Generic Schematic

ステップ1：主要な仕様の定義

- f_{line} : ライン電圧の周波数。50 Hz/60 Hzのアプリケーションがターゲットです。実際は、これらのアプリケーションではほとんどの場合は47~63 Hzの範囲が規定されており、ホールドアップ時間などを計算する場合は、規定最小値を係数として使用する必要があります。
- $(V_{line,rms})_{LL}$: ライン電圧の最小レベル。これはPFCステージが動作する必要がある最小rms入力電圧です。このようなレベルは通常、標準電圧の最小値を10~12%下回る値であり、多くの国では100 Vになります。ここでは、次の値を採用します。 $(V_{line,rms})_{LL} = 90 \text{ V}$
- $(V_{line,rms})_{HL}$: ライン電圧の最大レベル。これは最大rms入力電圧です。これは通常、標準電圧の最大値を10%上回る値です(多くの国で240 V)。ここでは、次の値を選択します。 $(V_{line,rms})_{HL} = 264 \text{ V}$
- $(V_{line,rms})_{boH}$: ブラウンアウト・ライン電圧の上側閾値。ICは、ライン電圧のrms電圧が $(V_{line,rms})_{boH}$ を上回るまでは、動作を停止します。NCP1612には10%のヒステリシスがあります。したがって、特別なアクションが発生しない場合、ICはブラウンアウト状況を検出し、rmsライン電圧が $(V_{line,rms})_{boL}$ 以下、つまり $(90\%)(V_{line,rms})_{boH}$ に等しい値以下のときは動作を停止します。このアプリケーションでは、以下の値をターゲットにします。
 - ◆ $(V_{line,rms})_{boH} = 90\% (V_{line,rms})_{LL} = 81 \text{ V}$
 - ◆ $(V_{line,rms})_{boL} = 90\% (V_{line,rms})_{boH} \cong 73 \text{ V}$

れます。NCP1612にはこの要件に取り組むのに役立つ拡張機能が搭載されており、例えば、(GNDを含む)正しくないピン接続や、昇圧ダイオードまたはバイパス・ダイオードの短絡が発生した場合でも対応できます。アプリケーション・ノートAND9046/D(英語)では、NCP1612が駆動するPFCステージが安全性試験の状況で示す挙動について詳細に説明しています[1]。

- $V_{out,nom}$: 公称出力電圧。これはPFC出力電圧の安定化レベル(また、指定したバルク電圧)です。 $V_{out,nom}$ は $(\sqrt{2} \cdot (V_{line,rms})_{HL})$ を上回っている必要があります。ここでは、390 Vがターゲットの値です。
- $(\delta V_{out})_{pk-pk}$: ピークツーピークの出力電圧リップル。このパラメータは多くの場合、出力電圧のパーセントという形で既定されています。通常動作時にダイナミック応答エンハンサ(DRE)がトリガされないようにするために、8%未満の値を選択する必要があります。
- $t_{HOLD-UP}$: ホールドアップ時間。このパラメータは、ライン電圧がドロップアウトしている間も、出力が有効な状態にとどまる時間の長さを規定します。通常はライン電圧の1サイクル分が規定されています。この要件を満たすには、実際のアプリケーションを正常に動作させるのに必要なPFCステージの最小出力電圧($V_{out,min}$)を把握していることが求められます。ここでは、 $(V_{out,min} = 350 \text{ V})$ が十分高く、ダウンストリーム・コンバータに対して十分な入力電圧を供給できると想定しました。
- P_{out} : 出力電力。これはPFCの負荷によって消費される電力です。
- $P_{out,max}$: 最大出力電力。これは最大出力電力レベルであり、このアプリケーションでは160 Wです。
- $(P_{in,avg})_{max}$: 最大入力電力。これは、通常動作時にライン電圧から吸収できる最大電力です。この

レベルは、最大負荷、低いライン電圧の場合に達成されます。これらの条件で95%の効率を仮定すると、次の値を使用することになります。

$$(P_{in,avg})_{max} = 160/95\% \cong 170 \text{ W}$$

- $I_{line,max}$: 最大負荷、低いライン電圧の場合に達成される最大ライン電流。
- $\rho_{FF}(\%)$: $I_{line,max}$ に対するパーセントで表現される、ライン電流の下側閾値であり、この値を下回ったときはICが周波数(CCFF)を低下させます。このパラメータが100%を上回っている場合、PFCステージは永続的に低い周波数で動作します。逆に、 $\rho_{FF}(\%)$ が0に近い場合、PFCステージはほとんどの電力範囲でCrMで動作します(周波数フォルドバックなし)。このパラメータは一般的に10~20%の範囲で選択します。

ステップ 2: 電力素子の選択

重負荷の条件下では、NCP1612は臨界導通モード(**Critical conduction Mode**, CrM)で動作します。したがって、インダクタ、バルク・コンデンサ、電力用シリコン・デバイスのパラメータ選択は、他のあらゆるCrM PFCの場合と同じ方法で実施します。このセクションでは、このプロセスに関する詳細は説明しませんが、要点をいくつか簡単に述べます。

インダクタの選択

ICのオンタイムは内部で制限されます。 L によって、特定のオンタイム中の電流上昇が決まるので、PFCステージが供給できる電力はインダクタに応じて異なります。より具体的には、次の式によってPFCステージの電力供給能力が表されます。

$$(P_{in,avg})_{HL} = \frac{(V_{line,rms})^2}{2L} \cdot T_{on,max} \quad (\text{eq. 1})$$

インダクタが小さいほど、PFCステージの電力供給能力が大きくなります。したがって、最小限のライン電圧レベルで最大電力を供給できるように、 L を十分小さくする必要があります。

$$L \leq \frac{(V_{line,rms})_{LL}^2}{2 \cdot (P_{in,avg})_{max}} \cdot T_{on,max} \quad (\text{eq. 2})$$

従来型CrMアプリケーションと同様に、次式で他の重要なパラメータが得られます。

- 最大ピーク電流 :

$$(I_{L,pk})_{max} = 2\sqrt{2} \cdot \frac{(P_{in,avg})_{max}}{(V_{line,rms})_{LL}} \quad (\text{eq. 3})$$

- 最大rms電流 :

$$(I_{L,rms})_{max} = \frac{(I_{L,pk})_{max}}{\sqrt{6}} \quad (\text{eq. 4})$$

このアプリケーションでは、次にインダクタが以下の要件を満たす必要があります。

$$L \leq \frac{90^2}{2 \cdot 170} \cdot 20\mu = 476 \mu\text{H}$$

$$(I_{L,pk})_{max} = 2\sqrt{2} \cdot \frac{170}{90} \cong 5.3 \text{ A} \quad (\text{eq. 5})$$

$$(I_{L,rms})_{max} = \frac{5.3}{\sqrt{6}} \cong 2.2 \text{ A}$$

($T_{on,max} = 20 \mu\text{s}$)は、 $T_{on,max}$ に対応する最小値です(代表値は25 μs)。これは L を計算するときのワースト・ケースであり、したがって式5では($T_{on,max} = 20 \mu\text{s}$)を使用します。また、適切なマージンを確保する目的で、式5で得られた結果より少なくとも25%小さいインダクタ値を選択することを推奨します。

200 $\mu\text{H}/6 \text{ A}_{pk}$ のインダクタ(参考製品 : WÜRTH ELEKTRONIKの750370081)を選択します。この製品には、ゼロ電流検出の目的で10:1の補助巻線が実装されています。

CrM動作時のスイッチング周波数が次のようにインダクタ値によって異なることを確認できます。

$$f_{SW} = \frac{V_{line}(t)^2 \cdot (V_{out} - V_{line}(t))}{4 \cdot P_{in,avg} \cdot V_{out} \cdot L} \quad (\text{eq. 6})$$

例えば、ライン電圧が低い場合の最大負荷(正弦波の上端)時のスイッチング周波数は次のとおりです。

$$f_{SW} = \frac{(\sqrt{2} \cdot 90)^2 \cdot (390 - \sqrt{2} \cdot 90)}{4 \cdot 170 \cdot 390 \cdot 200 \cdot 10^{-5}} \cong 80 \text{ kHz} \quad (\text{eq. 7})$$

電力用シリコン・デバイス

一般的に、ダイオード・ブリッジとパワーMOSFETに共通のヒートシンクを取り付けます。

一般的な目安として、ヒートシンクはおよそ以下の値を放射する必要があると推定できます。

- ライン電圧範囲が広いアプリケーションでは4%(最小効率として一般的に95%が目標)
- 単一ライン電圧アプリケーションでは出力電力の2%

この例はライン電圧範囲が広いアプリケーションであり、約6.4 Wを放射する必要があります。COLUMBIA-STAVERの低プロフィール・ヒートシンク(参考製品 : TP207ST/120/12.5/NA/SP/03)を選択しましたが、この製品の熱抵抗を測定したところ、6°C/W前後の範囲にありました。

この発熱に寄与する損失源として、以下の要素が挙げられます。

- ダイオード・ブリッジの導通損失は、次式で推定できます。

$$P_{bridge} = 2 \cdot V_f \cdot \frac{\frac{2\sqrt{2}}{\pi} \cdot \frac{P_{out}}{\eta}}{V_{line,rms}} \approx \frac{1.8 \cdot V_f}{V_{line,rms}} \cdot \frac{P_{out}}{\eta} \quad (\text{eq. 8})$$

ここで、 V_f はブリッジ・ダイオードの順方向電圧。

AND9065/D

- MOSFETの導通損失は、次式で表されます。

$$(\rho_{on}) = \frac{4}{3} \cdot R_{DS(on)} \cdot \left(\frac{P_{out,max}}{\eta \cdot (V_{line,rms})_{LL}} \right) \cdot \left(1 - \frac{8\sqrt{2} \cdot (V_{line,rms})_{LL}}{3\pi \cdot V_{out,nom}} \right) \quad (eq. 9)$$

このアプリケーションでは、以下の値になります。

- $P_{BRIDGE} = 3.4 \text{ W}$ ですが、 V_f を1 Vと仮定しています。
- $(\rho_{on})_{max} = 3.4 \cdot R_{DS(on)}$ このアプリケーションでは、過剰なMOSFET損失を避けるために、 $R_{DS(on)}$ の小さいMOSFET ($0.25 \Omega @ 25^\circ\text{C}$)を選択しています。 $R_{DS(on)}$ が高温で2倍になると仮定すると、最大導通損失は約1.7 Wです。

したがって、全導通損失は最大で約5.1 Wに達する可能性があります。

スイッチング損失は簡単には計算できません。ここでは推定を行いません。代わりに、一般的な目安として損失バジェット、つまりこの損失の大きさが、MOSFETの導通損失に等しいと仮定します。複数の実験的な試験では、この仮定が過小推定ではないことを確認できました。

MOSFETのターンオフ動作を高速化するために、Figure 2に示す回路を使用できますが、ここでは Q_1 のNPNトランジスタ(TO92)はMOSFETのターンオフ・ゲート電流を增幅しています。このエンハンサはデモ・ボードに実装されています。




Figure 2. Q1 Speeds Up the MOSFET Turn Off

昇圧ダイオードは導通損失($I_{out} \cdot V_f$)の発生源であり、ここで I_{out} は負荷電流、 V_f はダイオードの順方向電圧です。最大出力電流は0.4 A付近であり、ダイオードの導通損失は0.4 W前後の範囲です($V_f = 1 \text{ V}$ を仮定)。 $P_{DIODE} = 0.4 \text{ W}$

出力バルク・コンデンサ

バルク・コンデンサを定義するときは、一般的に次の3つの主な条件/制約があります。

- ピークツーピークの低周波リップル：

$$(\delta V_{out})_{pk-pk} = \frac{P_{out,max}}{C_{bulk} \cdot \omega \cdot V_{out,nom}} \quad (eq. 10)$$

ここで、($\omega = 2\pi \cdot f_{line}$)はライン電圧の角周波数です。このリップルは出力電圧の±4%(ピークツーピークで8%)未満に維持する必要があります。ライン電圧周波数の最小値(47 Hz)を考慮に入れると、次式を導くことができます。

$$C_{bulk} \geq \frac{160}{8\% \cdot 2\pi \cdot 47 \cdot 390^2} \cong 45 \mu\text{F} \quad (eq. 11)$$

- ホールドアップ時間の仕様：

$$C_{bulk} \geq \frac{2 \cdot P_{out,max} \cdot t_{HOLD-UP}}{V_{out,nom}^2 - V_{out,min}^2} \quad (eq. 12)$$

したがって、10 msのホールドアップ時間を仮定すると、次の結果になります。

$$C_{bulk} \geq \frac{2 \cdot 160 \cdot 10\text{m}}{390^2 - 350^2} \cong 108 \mu\text{F} \quad (eq. 13)$$

- コンデンサのrms電流：

rms電流は、負荷の特性によって異なります。抵抗性負荷を仮定すると、電流の大きさについて次の近似式を導くことができます³。

$$(I_{c,rms})_{max} = \sqrt{\left(\sqrt{\frac{32\sqrt{2}}{9\pi}} \cdot \frac{(P_{in,avg})_{max}}{\sqrt{(V_{line,rms})_{LL} \cdot V_{out,nom}}} \right)^2 - \left(\frac{P_{out,max}}{V_{out,nom}} \right)^2} \quad (eq. 14)$$

このアプリケーションでは、以下の値になります。

$$I_{c,rms} \cong \sqrt{\left(\sqrt{\frac{32\sqrt{2}}{9\pi}} \cdot \frac{170}{\sqrt{90 \cdot 390}} \right)^2 - \left(\frac{160}{390} \right)^2} \cong \sqrt{1.318 - 0.168} \cong 1.1 \text{ A} \quad (eq. 15)$$

ステップ3：バルク電圧の監視と安定化ループ

Figure 1に示すように、フィードバック回路は以下の要素で形成されています。

- ピン8にフィードバック信号を供給するためにバルク電圧を分割する抵抗分割器。分割器の上側抵抗は一般的に、安全性を考慮して3個か4個の抵抗器で形成されます。(Figure 7の R_8, R_9, R_{10} を参照)。このような構成にしないと、この素子の偶発的な短絡が発生した場合、コントローラに高い出力電圧が印加されコントローラが破壊されるおそれがあります。

³It remains wise to verify the bulk capacitor heating on the bench!

- スイッチング・ノイズが原因でフィードバック信号が歪まないよう、大抵はピン8とグランドの間にフィルタ・コンデンサを配置します。通常は1 nFのコンデンサを1個実装します。一般的に、フィードバック抵抗との組み合わせで形成される極は、ライン周波数に比べて非常に高い周波数でも同じ値にとどまる必要があります。実際に、

$$C_{fb} \leq \frac{1}{150 \cdot (R_{fb1} \parallel R_{fb2}) \cdot f_{line}}$$

を使用すると、一般的に良好な結果が得られます。

- タイプ-2補償回路：2個のコンデンサと1個の抵抗で形成されるこの回路は、クロスオーバ周波数とループ特性を決定します。

安定状態では、フィードバックは2.5 Vという安定化基準電圧の前後の範囲にあり、フィードバックの下側抵抗(Figure 1の R_{fb2} 、またはFigure 7の R_{11})を使用して、以下のようにフィードバック抵抗のバイアス電流を設定します。

$$I_{FB} = \frac{V_{REF}}{R_{fb2}} = \frac{2.5}{R_{fb2}} \quad (\text{eq. 16})$$

損失と雑音余裕度でトレードオフを図って、この抵抗を選択します。最大56 kΩ ($I_{FB} \approx 50 \mu\text{A}$)までの範囲の抵抗を使用すると、一般的に良好な結果が得られます。ボードのPCBレイアウト上、実装可能な場合は、より大きい値を検討できます。フィードバック・ピンをグランドに接続するため、およびこのピンが偶発的に開路になった場合にドライバを無効

にするために、250 nAのシンク電流(-40~125°Cの温度範囲では最大500 nA)を流す回路が実装されていることに注意してください。 I_{FB} を50 μA未満に設定する場合は、安定化レベルが250 nAのシンク電流によって大きな影響を受ける可能性があります。

下側抵抗を選択した段階で、上側抵抗を次のように選択します。

$$R_{fb1} = R_{fb2} \cdot \left(\frac{V_{out,nom}}{V_{REF}} - 1 \right) \quad (\text{eq. 17})$$

このアプリケーションでは、 R_{fb2} として27 kΩの抵抗を1個選択します($I_{FB} \approx 92 \mu\text{A}$)。 R_{fb1} として、2個の1800 kΩ抵抗を選択し、560 kΩの抵抗に対して直列に配置します。これらの標準的な抵抗値を使用すると、正確には($R_{fb1} = 4.16 \text{ M}\Omega$)という値になり、導かれる公称安定化レベルは388 Vで、受け入れ可能な値です。

ループの補償

フィードフォワードを適用していない場合は、PFC昇圧コンバータのループ・ゲインはライン電圧振幅の2乗に比例します。したがって、ユニバーサル・ライン電圧に対応するという条件下では、このゲインは大きく変動します。 V_{SENSE} ピンの電圧は、ライン電圧の値を表現します。NCP1612はこの情報を使用して個別フィードフォワード機能を実行します。すなわち、ピン電圧が2.2 Vを超えた場合に検出される高ライン電圧状態では、低ライン電圧状態(V_{SENSE} が25 msにわたって1.7 Vを下回った場合)に対してPWMゲインが3で除算されます(Figure 3、Figure 5を参照)。




Figure 3. 2-step Feed-forward Limits the Loop Gain Variation with Respect to Line

[1]と[2]で説明した方法を使用して、PFCステージで2つの小信号(1つは高ライン電圧に対応、もう1つは低ライン電圧に対応)伝達機能を導くことができます。

- 低ライン電圧伝達機能：

$$\frac{\hat{V}_{out}}{\hat{V}_{control}} = \frac{V_{in,rms}^2 \cdot R_{load}}{640000 \cdot L \cdot V_{out,nom}} \cdot \frac{1}{1 + s \cdot \frac{R_{load} \cdot C_{bulk}}{2}} \quad (\text{eq. 18})$$

- 高ライン電圧伝達機能：

$$\frac{\hat{V}_{out}}{\hat{V}_{control}} = \frac{V_{in,rms}^2 \cdot R_{load}}{1920000 \cdot L \cdot V_{out,nom}} \cdot \frac{1}{1 + s \cdot \frac{R_{load} \cdot C_{bulk}}{2}} \quad (\text{eq. 19})$$

ここで、

- C_{bulk} はバルク・コンデンサ
- R_{load} は負荷等価抵抗

- L はPFCコイル・インダクタンス
- $V_{out,nom}$ はPFC出力の安定化レベル

PFCステージは低速にする必要があります。より実際的には、PF(力率)比が高い場合は安定化帯域幅を小さくし、20 Hz以下の範囲にする必要があります。したがって、負荷変動が先鋭な場合は、過剰なオーバーシュートおよびアンダーシュートが生じます。

これらの逸脱に対する対策は、高精度の過電圧保護機能とともに、NCP1612のダイナミック応答エンハンサに効果的に組み込まれています。

それでもなお、次の図に示すようにタイプ-2補償回路を使用することを推奨します。




Figure 4. Regulation Trans-conductance Error Amplifier, Feed-back and Compensation Network

タイプ-2補償回路で実現される伝達機能を制御するための出力は、次のとおりです。

$$\frac{\hat{V}_{control}}{\hat{V}_{out}} = \frac{1 + sR_1C_1}{sR_0(C_1 + C_2)\left(1 + sR_1\frac{C_1 \cdot C_2}{C_1 + C_2}\right)} \quad (\text{eq. 20})$$

ここで、 $R_0 = (V_{out,nom})/(V_{ref} \cdot GEA)$, GEAは、200 μ Sという誤差アンプのトランスクンダクタンス・ゲイン、 $V_{out,nom}$ は公称バルク電圧、 V_{REF} はOTAの2.5 V電圧リファレンスです。

[2]と[3]で説明した補償を適用すると、パラメータ設定に関する以下の式が得られます。

$$G_0 = \frac{(V_{line,rms})_{LL}^2 \cdot R_{load,min}}{640000 \cdot L \cdot V_{out,nom}}$$

$$C_2 = \frac{G_0 \cdot \tan(\frac{\pi}{2} - \phi_m)}{2 \cdot \pi^2 f_c^2 \cdot R_{load,min} \cdot C_{bulk} \cdot R_0} \quad (\text{eq. 21})$$

$$C_1 = \frac{G_0}{2 \cdot \pi \cdot f_c \cdot R_0} - C_2$$

$$R_1 = \frac{R_{load,min} \cdot C_{bulk}}{2 \cdot C_1}$$

ここで、

- $(V_{in,rms})_{LL}$ は、ライン電圧が最小レベル(今回のケースでは90 V)のときのラインのrms電圧
- G_0 は、ライン電圧が最小レベル($(V_{line,rms})_{LL}$)のときのスタティック・ゲイン

- ϕ_m は、位相マージン(ラジアン単位)
- f_c はターゲットのクロスオーバ周波数
- $R_{load,min}$ は、最大負荷時の負荷に等しい抵抗

$$R_{load,min} = \frac{V_{out,nom}^2}{P_{out,max}} = \frac{390^2}{160} \approx 950$$

クロスオーバ周波数はできるだけ低い値を選択しますが、最大負荷時のPFC昇圧ステージの極以上の値にする必要があります。

$$\left(f_p = \frac{1}{\pi \cdot R_{load,min} \cdot C_{bulk}} \approx 2.4 \text{ Hz} \right)$$

一般的に位相マージンは45度~70度の間に設定します。このアプリケーションで、15 Hzのクロスオーバ周波数と60度(p/3ラジアン)の位相マージンをターゲットにする場合は、次のようにになります。

$$G_0 = \frac{90^2 \cdot 950}{640000 \cdot 200 \cdot 10^{-6} \cdot 390} \approx 154$$

$$C_2 = \frac{154 \cdot \tan(\frac{\pi}{2} - \frac{\pi}{3})}{2 \cdot \pi^2 \cdot 14^2 \cdot 950 \cdot 136 \cdot 10^{-6} \cdot 780 \cdot 10^{-3}}$$

$$\approx 200 \text{ nF} \Rightarrow \text{let's choose } 220 \text{ nF} \quad (\text{eq. 22})$$

$$C_1 = \frac{154}{2\pi \cdot 15 \cdot 780 \cdot 10^{-3}} - C_2$$

$$\approx 1.9 \mu\text{F} \Rightarrow \text{let's choose } 2.2 \mu\text{F}$$

$$R_1 = \frac{950 \cdot 136 \cdot 10^{-6}}{2 \cdot 2.2 \cdot 10^{-6}} \approx 29 \text{ k}\Omega$$

FOVPとBUVのセンス回路：

- これらの機能は出力電圧が適切な範囲内にあることを確認します。
- 高速過電圧保護(OVP)はバルク電圧が異常なレベルに達するとトリップします。フィードバック回路が適切に設計され、正しく接続されている場合は、ソフトOVP機能で設定されたレベル ($V_{out,sov} = 105\% \cdot V_{out,nom}$)を上回ることはあります。上記の2番目の保護機能は、より高い安全性レベルを達成する目的で、ある程度の冗長性を実現します。FOVPの閾値はソフトOVPのコンパレータ・リファレンスより2%高い値に設定されているので、出力電圧と同じ比率でFOVP/BUVとフィードバック入力ピンの両方(1ピンと2ピン)に印加することができます。
 - BUVコンパレータは、 V_{pin1} が2.5Vリファレンス電圧の76%($V_{BUV} = 76\% \cdot V_{REF}$)以下に低下するとトリップします。この例では、ICはpfcOKピンを接地して(ダウンストリーム・コンバータを無効)、ドライバを無効にし、SKIPレベルが達成されるまで、 $V_{CONTROL}$ 信号を徐々に放電します。 $V_{CONTROL}$ の放電が完了した時点で、ICは動作復帰を試行することができます。

ただし、起動フェーズを不適切に中断しないよう、pfcOKピンが「L」状態にある間はBUV機能は無効です。

LOVPとBUVの各機能は、フィードバック抵抗分割器と同じ電圧分割比を採用するセンス回路を使用できるように設計されています。したがって、開発するアプリケーションで特定のニーズがない場合は、次のようにになります。

$$R_{buv1} = R_{fb1}$$

$$R_{buv2} = R_{fb2}$$

(eq. 23)

$$C_{buv} = C_{fb}$$

ステップ 4：入力電圧のセンス

NCP1612はライン電圧を監視します。一般的に、X2コンデンサを放電するために、2本のライン配線の間に複数の抵抗を配置します(安全要件)。これらの抵抗、つまりFigure 1とFigure 5の R_{X1} と R_{X2} は、入力電圧をコントローラが容易に検知できる値に分圧します。




Figure 5. Brown-out and Line Range Detection Block

これらの抵抗が R_X と同じ抵抗値を示していると仮定すれば、 V_{SENSE} ピンに印加される電圧は次のようにになります。

$$V_{SENSE} = \frac{R_{bo2}}{R_{bo1} + R_{bo2}} \cdot \frac{(R_{bo1} + R_{bo2}) \| R_X}{R_X + (R_{bo1} + R_{bo2}) \| R_X} \cdot V_{line(t)} \quad (\text{eq. 24})$$

この式を整理すると、次のようになります。

$$V_{SENSE} = \frac{R_{bo2}}{R_X + 2R_{bo1} + 2R_{bo2}} \cdot V_{line(t)} \quad (\text{eq. 25})$$

ブラウンアウト・コンパレータは、 V_{SENSE} ピンの電圧が50msを上回る期間にわたって($V_{boL} = 0.9$ V)未満であることを検出すると、ブラウンアウト状態を検出します。この例では、「staticOVP」というスキップ・レベルに達するまで、つまりICが動作を停止するまで、ICは制御信号を徐々に放電します。

V_{SENSE} ピンの電圧が($V_{boH} = 1.0$ V)を上回った直後に動作が再開されます。

($V_{line,rms}$)_{boH}が、動作を開始するための最小rms電圧の場合や、ブラウンアウト障害を引き起こす最大電圧($V_{line,rms}$)_{boL}の場合は、次のようにになります。

$$(V_{line,rms})_{boH} = \frac{R_X + 2R_{bo1} + 2R_{bo2}}{\sqrt{2} \cdot R_{bo2}} \cdot V_{boH} \quad (\text{eq. 26})$$

$$(V_{line,rms})_{boL} = \frac{R_X + 2R_{bo1} + 2R_{bo2}}{\sqrt{2} \cdot R_{bo2}} \cdot V_{boL} \quad (\text{eq. 27})$$

ここで、

- V_{boH} は1.0 Vのブラウンアウト上側内部閾値
- V_{boL} は0.9 Vのブラウンアウト下側内部閾値

R_{X1} と R_{X2} は、安全性を考慮して実装したものです。一般的に、 R_{X1} と R_{X2} の直列結合($R_{X1} + R_{X2} = 2R_X$)と、 $X2$ のEMIコンデンサの組み合わせで生じる時定数が1s未満になるようにこれらの抵抗を選択する必要があります。今回のケースでは、2個の1 MΩ抵抗($R_{X1} = R_{X2} = R_X = 1$ MΩ)を実装しており、選択した $X2$ コンデンサと組み合わせると1.8 sの放電時定数が得られますが、大部分のアプリケーションにとってこの値は長すぎる可能性があります(R_{bo1} と R_{bo2} の各抵抗が、実際の $X2$ コンデンサの放電インピーダンスよりわずかに小さい場合も同様です)。この例では、 R_{X1} と R_{X2} を適切に小さくしています。

R_{bo1} と R_{bo2} のパラメータ設定時には、スタンバイ損失の低減と雑音余裕度の確保が考慮すべき事項です。最初の条件は、軽負荷損失に大きな影響を及ぼすことがある、ラインから供給されるバイアス電流を制限するために、ハイ・インピーダンス抵抗の使用につながります。他方、非常に大きい値を使用

するとノイズ問題を招くおそれがあります。実際は、($R_{bo2} = 120$ kΩ)を使用すると、一般的に良好な結果が得られます。

R_{X1} 、 R_{X2} 、および R_{bo2} を選択すると、希望する($V_{line,rms}$)_{boH}のレベルに基づき、式26から R_{bo1} を導くことができます。

$$R_{bo1} = R_{bo2} \cdot \left(\frac{(V_{line,rms})_{boH}}{\sqrt{2} \cdot V_{boH}} - 1 \right) - \frac{R_X}{2} \quad (\text{eq. 28})$$

このアプリケーションで($V_{line,rms}$)_{boH}が81 V、($R_{X1} = R_{X2} = R_X = 1$ MΩ)、($R_{bo2} = 120$ kΩ)の場合、次の値が得られます。

$$R_{bo1} = \frac{120k \cdot 81}{\sqrt{2} \cdot 1.0\text{ V}} - \frac{1000k}{2} - 120k = 6253\text{ k}\Omega \quad (\text{eq. 29})$$

実際は、1,800 kΩの抵抗を3個直列に接続し、560 kΩの抵抗を1個組み合わせると、合計5,960 kΩの R_{bo1} が得られ、この結果、(($V_{line,rms}$)_{boH} ≈ 77.5 V)および($V_{line,rms}$)_{boL} ≈ 69.8 V)という値が導出されます。

注意： V_{SENSE} ピンを周囲で発生する可能性があるノイズから保護するために、このピンとグランド間にフィルタ・コンデンサ C_{bo} を使用することを推奨します。ただし、 V_{SENSE} ピンで検知される電圧が歪まいようにするために、このコンデンサを小容量値にする必要があります。実際には、このコンデンサとセンス抵抗で形成される時定数は、ラインの期間を150(($T_{line}/150$) = (1/(150 · f_{line})))で除算した値より小さい、つまり50 Hzのライン条件の場合は150 μs未満にとどまる必要があります。そうでない場合、 V_{SENSE} ピンに印加される電圧は入力電圧に比例せず、フィルタされ位相がシフトした電圧になる可能性があるので、ブラウンアウト回路と周波数フォルドバック動作に関するパラメータを設定する際は、この点を考慮する必要があります。

今回のケースでは、 V_{SENSE} ピンの抵抗性インピーダンスは、 R_{bo2} の値で近似できます。

したがって、

$$\begin{aligned} R_{bo2} \cdot C_{bo} &< \frac{1}{150 \cdot f_{line}} \Rightarrow C_{bo} < \frac{1}{150 \cdot R_{bo2} \cdot f_{line}} \\ &= \frac{1}{150 \cdot 120k \cdot 60} \approx 1.0\text{ nF} \end{aligned}$$

ステップ 5：入力センス回路

電流センス回路は、以下の要素で形成されています。

- 電流センス抵抗 R_{CS}
- 周波数フォルドバック特性を調整する抵抗 R_{FF}

=> R_{CS}の計算

この回路は、電流センス抵抗両端の電圧が0.5 Vを超える場合は過電流状況を検出します。したがって、次のようにになります。

$$R_{CS} = \frac{0.5}{(I_{L,pk})_{max}} \quad (eq. 30)$$

この式を式3と組み合わせると、次のようになります。

$$R_{CS} = \frac{(V_{line,rms})_{LL}}{4\sqrt{2} \cdot (P_{in,avg})_{max}} \quad (eq. 31)$$

この実用的なケースでは、次のようになります。

$$R_{CS} = \frac{90}{4\sqrt{2} \cdot 170} \approx 0.094 \Omega \quad (eq. 32)$$

ある程度のマージンを確保するために、80mΩの抵抗を選択します。

R_{CS}の損失は、MOSFETの導通損失を求めるために使用した式のうちR_{DS(on)}をR_{CS}で置き換えた次の式を使用して計算できます。

$$(pR_{CS})_{max} = \frac{4}{3} \cdot R_{CS} \cdot \left(\frac{P_{in,avg})_{max}}{(V_{line,rms})_{LL}} \right)^2 \cdot \left(1 - \frac{8\sqrt{2} \cdot (V_{line,rms})_{LL}}{3\pi \cdot V_{out,nom}} \right) \quad (eq. 33)$$

したがって、上記の80 mΩの電流センス抵抗は、最大負荷、低いライン電圧の状況で約275 mWを消費します。

R_{SENSE}の両端にある電圧は、1個の抵抗(Figure 1のR_{OCP})を経由してCS/ZCDピンに印加する必要があります。

この抵抗は、3.9 kΩより大きくする必要がありますが、雑音余裕度を確保する必要もあるので、過度に大きくしないでください。一般に、5 kΩ前後の範囲を使用すると、良好な結果が得られます。

=> ゼロ電流回路

CS/ZCDピンは、ゼロ電流検出の目的で、補助巻線からの信号を受け取る目的でも設計されています。Figure 1に示すように、この電圧はダイオード経由で印加されており、この信号がオンタイムの間に抵抗R_{ZCD}を通じて電流センス情報を乱すことを防止しています。5 mAを上回る電流がCS/ZCDピンに流入することがないように、この抵抗は十分大きくする必要があります。補助巻線の電圧は、ラインがゼロクロスする付近で最大値に達し、((n_{aux}/n_p) · V_{out,nom})に等しくなりますが、ここでn_{aux}とn_pはそれぞれ、

磁気部品つまりトランジスタの補助巻線比と1次巻線比を表しており、この制約から次式を導くことができます。

$$R_{ZCD} > \frac{\left(\frac{n_{aux}}{n_p} \cdot V_{out,nom} \right) - V_{CL(pos)}}{5 \text{ mA} + \frac{V_{CL(pos)}}{R_{OCP}}} \quad (eq. 34)$$

ここで、V_{CL(pos)}は、CS/ZCDピンの正のクランプにとって最小値である9 Vを意味します。

CS/ZCDピンに印加される電圧は、次のとおりです。

$$V_{ZCD} = \frac{R_{OCP}}{R_{ZCD} + R_{OCP}} \cdot \frac{n_{aux}}{n_p} \cdot (V_{out,nom} - V_{line}) \quad (eq. 35)$$

減磁を検出する目的で、この電圧はNCP1612の750 mVの内部閾値と比較されます。適切な検出を行えるように、電圧分割比((R_{OCP}/(R_{ZCD} + R_{OCP})) · (n_{aux}/n_p))を20前後の範囲に設定すると、一般的に良好な結果が得られます。

(R_{OCP}=R_{ZCD})を選択する1つの方法は、(n_{aux}/n_p)を0.1前後の範囲に設定し、式34を整理して、次式を計算することです。

$$R_{ZCD} = R_{OCP} > \frac{\left(\frac{n_{aux}}{n_p} \cdot V_{out,nom} \right) - (2 \cdot V_{CL(pos)})}{5 \text{ mA}}$$

このアプリケーションでは、この式からは、(R_{OCP}=R_{ZCD}>4.2 kΩ)という結果が導かれます。(R_{OCP}=R_{ZCD}=4.7 kΩ)を選択しました。この選択結果は、(R_{OCP}>3.9 kΩ)という要件も満たします(少し前の段落を参照)。

NCP1612には、CS/ZCDピンに対するリーディング・エッジ・ブランкиングが統合されており、この結果、フィルタ・コンデンサが不要になります。それでもフィルタ・コンデンサを追加することは可能ですが、ZCD信号を乱すことがないように、値は非常に小さくする必要があります。そのようにしない場合は、極端な低点でICがオンにならない可能性や、より悪いことに複数の低点を不適切にスキップする可能性があります。言い換えると、ZCD信号が正しく、フィルタされていないことを確認してください。このアプリケーションでは、このコンデンサは22 pFを上回ってはなりません。

=> R_{FF}の計算

電流が一定の値に達すると周波数の低下が始まりますが、R_{FF}は電流をそのレベル未満に維持します。

FFcontrolピンは、次のものに比例する電流を供給します。

$$I_{FF} = 140 \cdot 10^{-6} \cdot V_{SENSE} \cdot \frac{V_{control} - V_{control,min}}{V_{control,max} - V_{control,min}} \quad (eq. 36)$$

$(V_{line} = \sqrt{2} \cdot (V_{line,rms})_{BOH})$ の場合は、 $(V_{SENSE} = 1 \text{ V})$ であることから、次のように表現できます。

$$\left(V_{SENSE} = \frac{1 \text{ V}}{\sqrt{2} \cdot (V_{line,rms})_{BOH}} \cdot V_{line} \right)$$

さらに、次のことも注意してください。

$$\left(\frac{V_{control} - V_{control,min}}{V_{control,max} - V_{control,min}} = \frac{t_{on}}{t_{on,max}} \right)$$

ここで、 $t_{on,max}$ は $25 \mu\text{s}$ という内部の最大オンタイムであり、次式が成立します。

$$\left(I_{line} = \frac{V_{line} \cdot t_{on}}{2 \cdot L} \right)$$

式36は、次のように整理できます。

$$I_{FF} = \frac{56 \cdot L \cdot I_{line}}{5\sqrt{2} \cdot (V_{line,rms})_{BOH}} \quad (\text{eq. 37})$$

したがって、FFcontrolピンの電圧は次のようになります。

$$V_{FF} = \frac{56 \cdot R_{FF} \cdot L \cdot I_{line}}{5\sqrt{2} \cdot (V_{line,rms})_{BOH}} \quad (\text{eq. 38})$$

V_{FF} が 2.5 V を上回っている場合、つまり瞬時ライン電流が次の値を上回っている場合、PFCステージは臨界導通モードで動作します(周波数の低下なし)。

$$(I_{line})_{th} = \frac{25\sqrt{2} \cdot (V_{line,rms})_{BOH}}{112 \cdot R_{FF} \cdot L} \quad (\text{eq. 39})$$

規定されているように、ライン電流が 450 mA を下回った場合に周波数の低下を開始しようとする場合は、抵抗 R_{FF} を次の値に設定する必要があります。

$$\begin{aligned} R_{FF} &\equiv \frac{25\sqrt{2}}{112} \cdot \frac{(V_{line,rms})_{BOH}}{450 \cdot 10^{-3} \cdot L} = \\ &= \frac{25\sqrt{2}}{112} \cdot \frac{77.5}{450 \cdot 10^{-3} \cdot 200 \cdot 10^{-6}} \approx 272 \text{ k}\Omega \end{aligned} \quad (\text{eq. 40})$$

この閾値を最大ライン電流に対するパーセントで表現する方が便利な場合があり、これは次式で表せます。

$$I_{line,max} = \sqrt{2} \cdot \frac{(P_{in,avg})_{max}}{(V_{in,rms})_{LL}} \approx 2.67 \text{ A} \quad (\text{eq. 41})$$

$270 \text{ k}\Omega$ の抵抗を1個使用する場合は、ライン電流がその最大値の約17%に達した段階で、ICによる周波数の低下が開始されます。最小 20 kHz という動作が実現するのは、FFcontrolピンの電圧が公称で約 0.75 V のときです。その状況で、電流は $(17\% \cdot 0.75/2.5)$ 、つまりその最大値の5%になります。このレベルを下回ると、ICはスキップ・モードに移行します。

注意 : FFcontrolピンを周囲で発生する可能性のあるノイズから保護するために、このピンとグランドの間でフィルタ・コンデンサ C_{FF} を使用することを推奨します。ただし、標準的ではないアプリケーションの場合は、FFcontrolピンで検知される電圧が歪まないようにするために、このコンデンサを小容量にする必要があります。実際は、このコンデンサとセンス抵抗によって形成される時定数は、ラインの期間を $150 ((T_{line}/150) = (1/(150 \cdot f_{line}))$ で割った値未満、つまり 50 Hz のライン条件の場合は $150 \mu\text{s}$ 未満にとどまる必要があります。

今回のケースでは、FFcontrolピンにおける抵抗性インピーダンス、つまり直流成分は R_{FF} です。

したがって、

$$\begin{aligned} R_{FF} \cdot C_{FF} &< \frac{1}{150 \cdot f_{line}} \Rightarrow C_{FF} < \frac{1}{150 \cdot R_{FF} \cdot f_{line}} \\ &= \frac{1}{150 \cdot 270\text{k} \cdot 60} \approx 411 \text{ pF} \end{aligned}$$

注意 : pfcOK機能

ダウンストリーム・コンバータがフォワード・タイプまたはハーフ・ブリッジ・タイプ、つまりコンバータが狭い入力電圧範囲を利用するアプリケーションでは、NCP1612は特に有用な製品になります。すでに説明したように、NCP1612のダイナミック応答エンハンサとソフトOVPは、ラインや負荷が変化する状況でバルク電圧の偏移を最小化するのに非常に役立ちます。さらに、このアプリケーション・タイプにとって最適なシーケンスは、PFCステージを最初に起動し、その後バルク電圧が公称値に達した時点でダウンストリーム・コンバータが動作モードに移行するという順序で形成されます。NCP1612のpfcOKピンは、ダウンストリーム・コンバータの動作を制御することを目標として設計されたものです。

- PFCステージの出力電圧が公称レベルに達していない間、およびNCP1612が動作にとって不適切な状況(ダイの温度超過、ブラウンアウトまたはバルク電圧の低電圧状況、不適切な V_{CC} レベル、あるいはラッチオフ状態)を検出したとき、つまりPFCステージが公称バルク電圧を供給できない状況ではいつでも、pfcOKピンはグランドに接続されます。これらの状態では、ダウンストリーム・コンバータを無効にする必要があります。
- それ以外の場合、pfcOKピンはハイ・インピーダンス状態になります。

ダウンストリーム・コンバータに応じて、pfcOKピンを以下的方式で使用します。例えば、このピンはダウンストリーム・コンバータを無効にする必要がある場合はグランドに直接接続し、そうでない場合は解放することができます⁴。一般的に、フォワード・タイプまたはフライバック・タイプの電源ではこの動作が可能ですが、共振コンバータではできません。後者の場合は、代わりにpfcOKピンでブラウ

シアウト・ピンを駆動できます。この方式は共振コンバータ・コントローラに通常備わっている機能です。 V_{CC} の一部をこのピンに印加して、Figure 7の抵抗 R_{32} と R_{33} で実現されているように、「H」状態レベルを変更することができます。このオプションを使用する場合は、pfcOKピンを周囲のノイズから保護することを推奨します。これがFigure 7の C_{18} の目標です。

ダウンストリーム・コンバータの特性によって、pfcOKピンを他の方法で駆動できる可能性があります。

また、PFCステージをラッチオフする目的でpfcOKピンを使用することもできます。pfcOKピンが7.5 Vを上回る電圧までプルアップされている場合は、プラウンアウト状態が検出されるまで、またはVCCがリセット・レベル(代表値5 V)を下回るまでNCP1612はラッチオフになります。実際には、PFCステージの接続を取り外してシステムをリセットするまで、PFCステージはオフ状態のままです。

Figure 7に示すアプリケーションでは、 V_{CC} の一部をpfcOKピンに印加しています。 V_{CC} のラッチオフ・レベルは、次のとおりです。

$$\frac{R_{33} + R_{32}}{R_{33}} \cdot 7.5 \text{ V} = \frac{39\text{k} + 120\text{k}}{39\text{k}} \cdot 7.5 \text{ V} \approx 30.6 \text{ V} \quad (\text{eq. 42})$$

この計算では、pfcOKピンのインピーダンス(約300 kΩ)が無視できると想定していることに注意してください。

レイアウトと雑音余裕度に関する考慮事項

NCP1612はノイズに対して特に敏感というわけではありません。ただし、電源に関する一般的なレイアウト規則を適用する必要があります。その中でも以下の点に注意してください。

- パワー・トレインのループ領域は最小限に抑える必要がある

- 電源グランドでスター構造を採用すると、電流帰線経路が確保される
- ICの信号グランドにはスター構造が適している
- ICの信号グランドと電源グランドは、単一信号経路で接続する必要がある
- 可能な場合は、この経路は、電流センス抵抗(R_{sense})のグランド側端子に非常に近い場所で、ICの信号グランドから電源グランドに接続するようとする
- ICの V_{CC} ピンとGNDピンの間に、最小の接続長で100 nFまたは220 nFのセラミック・コンデンサを1個配置する必要がある
- ICの動作をプログラムする素子(抵抗またはコンデンサ)は、それらを駆動するピンのできるだけ近くに配置する必要がある
- pfcOKピンとグランドの間に、最小の接続長でフィルタ・コンデンサ(例えば、10 nF)を1個配置する必要がある


すでに説明したように、周囲で発生する可能性があるノイズからピンを保護するために、ICで比較的インピーダンスの高い他の4個のピン、すなわちフィードバック、FOVP/BUV、入力電圧センス(V_{SENSE})、およびFFcontrolに対してフィルタ・コンデンサを使用することも推奨します。ただし、これらのピンで検知される電圧が歪まないように、コンデンサを小容量にする必要があります。詳細については、対応する各セクションを参照してください。

⁴The pfcOK pin current capability is high but limited. The pfcOK pin can maintain its voltage below 250 mV while sinking 5 mA (see data sheet parametric table). If more current had to be absorbed or if 250 mV was too high to disable the downstream converter some intermediate circuitry would have to be inserted.

Table 1. SUMMARY OF THE MAIN EQUATIONS

Steps	Components	Formulae	Comments
Step1 – Key Specifications		<ul style="list-style-type: none"> f_{line}: Line frequency. It is often specified in a range of 47–63 Hz for 50 Hz /60 Hz applications. $(V_{line,rms})_{LL}$: Lowest Level of the line voltage, e.g., 90 V. $(V_{line,rms})_{HL}$: Highest Level for the line voltage (e.g., 264 V in many countries). $(V_{line,rms})_{boH}$: Brown–Output Line Upper Threshold. The circuit prevents operation until the line rms voltage exceeds this level. $V_{out,nom}$: Nominal Output Voltage. $t_{HOLD-UP}$: Nominal Output Voltage. $(\delta V_{out})_{pk-pk}$: Peak-to peak output voltage low-frequency ripple. $P_{out,max}$: Hold-up Time that is the amount of time the output will remain valid during line drop-out. $(V_{out,min})$: Minimum output voltage allowing for operation of the downstream converter. $P_{out,max}$: Maximum output power consumed by the PFC load, that is, 160 W in our application. $(P_{in,avg})_{max}$: Maximum power absorbed from the mains in normal operation. Generally obtained at full load, low line, it depends on the efficiency that, as a rule of thumb, can be set to 95%. 	
	Input Diodes Bridge Losses	$P_{bridge} = 2 \cdot V_f \cdot \frac{\frac{2\sqrt{2}}{\pi} \cdot \frac{P_{out}}{\eta}}{V_{line,rms}} \approx$ $\approx \frac{1.8 \cdot V_f}{V_{line,rms}} \cdot \frac{P_{out}}{\eta}$	V_f is the forward voltage of any diode of the bridge. It is generally in the range of 1 V or less.
	Inductor	$L \leq \frac{(V_{line,rms})_{LL}^2}{2 \cdot (P_{in,avg})_{max}} \cdot T_{on,max}$ $(I_{L,pk})_{max} = 2\sqrt{2} \cdot \frac{(P_{in,avg})_{max}}{(V_{line,rms})_{LL}}$ $(I_{L,rms})_{max} = \frac{(I_{L,pk})_{max}}{\sqrt{6}}$	In our application: $L \leq \frac{90^2}{2 \cdot 170} \cdot 20\mu = 476 \mu\text{H}$ $(I_{L,pk})_{max} = 2\sqrt{2} \cdot \frac{170}{90} \cong 5.3 \text{ A}$ $(I_{L,rms})_{max} = \frac{5.3}{\sqrt{6}} \cong 2.2 \text{ A}$
Step2 – Power Components	MOSFET Conduction Losses	$(P_{on})_{max} = \frac{4}{3} \cdot R_{DS(on)} \cdot \left(\frac{P_{out,max}}{\eta \cdot (V_{line,rms})_{LL}} \right)^2 \cdot \left(1 - \frac{8\sqrt{2} \cdot (V_{line,rms})_{LL}}{3\pi \cdot V_{out,nom}} \right)^2$	$R_{DS(on)}$ is the drain–source on-state resistance of the MOSFET
	Bulk Capacitor Constraints	$C_{bulk} \leq \frac{P_{out,max}}{(\delta V_{out})_{pk-pk} \cdot \omega \cdot V_{out,nom}}$ $C_{bulk} \geq \frac{2 \cdot P_{out,max} \cdot t_{HOLD-UP}}{V_{out,nom}^2 - V_{out,min}^2}$ $(I_{C,rms})_{max} \cong \sqrt{\left(\sqrt{\frac{32\sqrt{2}}{9\pi}} \cdot \frac{(P_{in,avg})_{max}}{\sqrt{(V_{in,rms})_{LL} \cdot V_{out,nom}}} \right)^2 - \left(\frac{P_{out,max}}{V_{out,nom}} \right)^2}$	These 3 equations quantify the constraints resulting from the low-frequency ripple ($(\delta V_{out})_{pk-pk}$ that must be kept below 8%), the hold-up time requirement and the rms current to be sustained.

Table 1. SUMMARY OF THE MAIN EQUATIONS (continued)

Steps	Components	Formulae	Comments
Step3 – Bulk Voltage Monitoring and Regulation Loop	Resistor Divider	$R_{fb2} = \frac{2.5}{I_{FB}}$ $R_{fb1} = R_{fb2} \cdot \left(\frac{V_{out,nom}}{V_{REF}} - 1 \right)$ $C_{fb1} \leq \frac{1}{150 \cdot (R_{fb1} \parallel R_{rb2}) \cdot f_{line}}$	I_{FB} is the bias current that is targeted within the resistor divider. Values in the range of 50 μ A to 100 μ A generally give a good trade-off between losses and noise immunity. C_{FB} is the filtering capacitor that can be placed between the FB pin and ground to increase the noise immunity of this pin.
	Compensation	$G_0 = \frac{(V_{line,rms})_{LL}^2 \cdot R_{load,min}}{640000 \cdot L \cdot V_{out,nom}}$ $C_2 = \frac{G_0 \cdot \tan\left(\frac{\pi}{2} - \phi_m\right)}{2 \cdot \pi^2 \cdot f_c^2 \cdot R_{load,min} \cdot C_{bulk} \cdot R_0}$ $C_1 = \frac{G_0}{2 \cdot \pi \cdot f_c \cdot R_0} - C_2$ $R_1 = \frac{R_{load,min} \cdot C_{bulk}}{2 \cdot C_1}$	
	Fast OVP and BUV	$R_{buv2} = R_{fb2}$ $R_{buv1} = R_{fb1}$ $C_{buv} = C_{fb}$	A sensing network identical to the feedback one can be used in the absence of specific needs.
Step4 – Input Voltage Sensing	Input Voltage Sensing Resistors	$R_{bo1} = R_{bo2} \cdot \left(\frac{(V_{line,rms})_{boH}}{\sqrt{2} \cdot V_{boH}} - 1 \right) - \frac{R_X}{2}$ $C_{bo} < \frac{1}{150 \cdot R_{bo2} \cdot f_{line}}$	R_X is the resistance of the R_{X1} and R_{X2} resistors for $X2$ capacitors discharge shown in Figure 5 ($R_X = R_{X1} = R_{X2}$). $(V_{line,rms})_{boH}$ is the line rms level above which the circuit starts operating. V_{boH} is the internal 1 V brown-out reference
Step5 – Current Sense Network	Current Sense Resistor	$R_{CS} = \frac{(V_{line,rms})_{LL}}{4\sqrt{2} \cdot (P_{in,avg})_{max}}$ $(P_{RCS})_{max} = \frac{4}{3} \cdot R_{CS} \cdot \left(\frac{(P_{in,avg})_{max}}{(V_{line,rms})_{LL}} \right) \cdot \left(1 - \frac{8\sqrt{2} \cdot (V_{line,rms})_{LL}}{3\pi \cdot V_{out,nom}} \right)$	$(V_{line,rms})_{LL}$ is the line rms voltage lowest level in normal condition (e.g., 90 V). $V_{out,nom}$ is the output nominal level (e.g., 390 V). $(P_{in,avg})_{max}$ is the maximum input power of your application.
	Zero Current Detection	$R_{ZCD} > \frac{\left(\frac{n_{aux}}{n_p} \cdot V_{out,nom} \right) - V_{CL(pos)}}{5 \text{ mA} + \frac{V_{CL(pos)}}{R_{OCP}}}$	Placed between R_{CS} and the CS/ZCD pin, resistor R_{OCP} must be greater than 3.9 k Ω but not too high for noise immunity. Generally, resistors in the range of 5 k Ω give good results.
	Current Controlled Frequency Fold-back	$R_{FF} = \frac{25\sqrt{2} \cdot (V_{line,rms})_{boH}}{112 \cdot L \cdot (I_{line})_{th}}$ $C_{FF} \leq \frac{1}{150 \cdot f_{line} \cdot R_{FF}}$	$(I_{line})_{th}$ is the line current level below which the NCP1612 starts to reduce the frequency.

AND9065/D

Detailed Schematic For Our 160 W, Universal Mains Application




Figure 6. Application Schematic – Power Section




Figure 7. Application Schematic – Control Section

結論

この資料では、NCP1612で駆動するPFCステージのパラメータを設計するときの主要ステップについて要約しました。提案したアプローチは体系的なものであり、他のアプリケーションにも容易に適用できます。また、Excelのスプレッドシートも用意されており、説明した方法に基づいて実際のアプリケーションの主要コンポーネントに関する計算を実行して、設計をさらに容易にすることもできます[5]。

広い範囲のライン電圧に対応する160Wの評価ボードを使用して、このプロセスを示しました。NCP1612 Evaluation Board Manual(英語)に、このボードの性能に関する詳細と情報が掲載されています[4]。実装の詳細(BOM、GERBERファイル...)は、オン・セミコンダクターのWebサイトに掲載されています[6]。

ICの動作に関する詳細は、製品データシートに記載されています[7]。

参考文献

- [1] Joel Turchi, "Safety tests on a NCP1612-driven PFC stage", Application note AND9046/D, http://www.onsemi.com/pub_link/Collateral/AND9046-D.PDF
- [2] Joel Turchi, "Compensation of a PFC stage driven by the NCP1654", Application note AND8321/D, http://www.onsemi.com/pub_link/Collateral/AND8321-D.PDF
- [3] Joel Turchi, "Compensating a PFC stage", Tutorial TND382-D available at: http://www.onsemi.com/pub_link/Collateral/TND382-D.PDF
- [4] NCP1612EVB/D, NCP1612 Evaluation Board Manual, http://www.onsemi.com/pub_link/Collateral/NCP1612EVB-D.PDF
- [5] NCP1612 Design Worksheet, <http://www.onsemi.com/pub/Collateral/NCP1612%20DWS.XLS>
- [6] NCP1612 Evaluation Board Documents, <http://www.onsemi.com/PowerSolutions/supportDoc.do?type=boards&rpn=NCP1612>
- [7] NCP1612JP/D Data Sheet, http://www.onsemi.com/pub_link/Collateral/NCP1612JP-D.PDF

ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC) 若しくはその子会社の米国及び/または他の国における登録商標です。SCILLCは特許、商標、著作権、トレードマーク(営業秘密)と他の知的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあります。実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起り得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、または未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。

PUBLICATION ORDERING INFORMATION

LITERATURE FULFILLMENT:

Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada
Email: orderlit@onsemi.com

N. American Technical Support: 800-282-9855 Toll Free

USA/Canada

Europe, Middle East and Africa Technical Support:

Phone: 421 33 790 2910

Japan Customer Focus Center

Phone: 81-3-5817-1050

ON Semiconductor Website: www.onsemi.comOrder Literature: <http://www.onsemi.com/orderlit>

For additional information, please contact your local Sales Representative