



ON Semiconductor®

<http://onsemi.jp>

LV5212VH

Bi-CMOS 集積回路


8ch LEDドライバ

概要

LV5212VHは、Bi-CMOSプロセス技術を用いたCMOS構造の直列入力ー直列/並列出力の8段シフトレジスタ、Nch-CMOS構造の高耐圧、大電流駆動が可能な8段の並列出力ドライバを内蔵した、半導体集積回路である。

特長

- ・直列入力ー直列/並列出力
- ・出力制御用イネーブル入力付き
- ・直列出力によるカスケード接続が可能
- ・低電源電流(スタンバイ時 $t_{yp}=0.0\mu A$)
- ・直列入力/出力レベルは、標準CMOSとコンパチブル
- ・高耐圧LEDドライバ オープンドレイン出力
 - 高耐圧 ($V_{DS}<50V$)
 - 大電流駆動 ($I_{O\ max}=300mA$)
- ・動作温度範囲 $T_a=-25\sim75^{\circ}C$



HSSOP16(275mil)

最大定格/ $T_a=25^{\circ}C$

項目	記号	条件	定格値	unit
最大電源電圧	$V_{CC\ max}$	SV_{CC}	6	V
出力電圧	$V_O\ max$	LED01～LED08がオフ	50	V
出力電流	$I_O\ max$		300	mA
許容消費電力	$P_d\ max$	$T_a\leq 25^{\circ}C$ ※	1000	mW
動作周囲温度	T_{opg}		$-25\sim+75$	$^{\circ}C$
保存周囲温度	T_{stg}		$-40\sim+125$	$^{\circ}C$

※指定基板:114.3mm×76.1mm×1.6mm, ガラスエポキシ基板

※記載の規格値(最大定格、動作条件範囲等)を瞬時たりとも超えて使用しないよう、保証範囲内で使用すること。

定格値を超えて製品を使用された場合、故障、破損などの原因となる場合がある。

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。これらの定格値を超えた場合は、デバイスの機能性を損ない、ダメージが生じたり、信頼性に影響を及ぼす危険性があります。

ORDERING INFORMATION

See detailed ordering and shipping information on page 10 of this data sheet.

LV5212VH

動作条件/ $T_a=25^{\circ}\text{C}$


項目	記号	条件	定格値	unit
推奨電源電圧	V_{CC}	SV_{CC}	5.0	V
動作電源電圧範囲	$V_{CC\text{ op}}$	SV_{CC}	3.0~5.5	V
出力印加電圧	V_O		50	V
出力電流	I_O	Duty=45%~55%	300	mA

推奨動作範囲を超えるストレスでは推奨動作機能を得られません。推奨動作範囲を超えるストレスの印加は、デバイスの信頼性に影響を与える危険性があります。

電気的特性/ $T_a=25^{\circ}\text{C}$, $V_{CC}=5.0\text{V}$

項目	記号	条件	min	typ	max	unit
消費電流	I_{CC1}	LED0ドライバOFF(スタンバイ)		0	5	μA
LED0出力オン抵抗	R_{on}	$I_O=100\text{mA}$		3		Ω
OFF LEAK電流	I_{leak}	$V_O=50\text{V}$		0	10	μA
コントロール回路部						
Hレベル1	V_{INH1}	入力Hレベル	$V_{CC}\times 0.8$			V
Lレベル1	V_{INL1}	入力Lレベル	0		$V_{CC}\times 0.2$	V
Hレベル2	V_{OUTH1}	SOUT $I_O=-1\text{mA}$	$V_{CC}-0.3$			V
Lレベル2	V_{OUTL1}	SOUT $I_O=1\text{mA}$	0		0.3	V


製品パラメータは、特別な記述が無い限り、記載されたテスト条件に対する電気的特性で示しています。異なる条件下で製品動作を行った時には、電気的特性で示している特性を得られない場合があります。



No. A1585-3/10

LV5212VH

ピン配置図




Top view

ピン機能

端子番号	端子名	I/O	機能
1	SVCC		Power supply
2	SOUT	0	シフトレジスタ出力 (final-stage shift register)
3	LED04	0	LED04 Latch出力 (LED04 of shift register)
4	LED03	0	LED03 Latch出力 (LED03 of shift register)
5	LED02	0	LED02 Latch出力 (LED02 of shift register)
6	LED01	0	LED01 Latch出力 (LED01 of shift register)
7	SDATAIN	I	シリアル入力
8	XRESET	I	リセット入力 (shift register and latch)
9	SGND		GND
10	SCK	I	クロック入力 (for shift register)
11	LED08	0	LED08 Latch出力 (LED08 of shift register)
12	LED07	0	LED07 Latch出力 (LED07 of shift register)
13	LED06	0	LED06 Latch出力 (LED06 of shift register)
14	LED05	0	LED05 Latch出力 (LED05 of shift register)
15	LATCH	I	Latch入力 Lの場合、LED0出力の状態が保持される Hが入力された場合、shift registerの状態が変化する時、LED0出力が変化する
16	XEN	I	Enable入力 (LED01～LED08) Hが入力された場合、LED0出力はすべてoffになる Lが入力された場合、shift registerのdataがLED0に出力される
PGND1	PGND1		GND
PGND1	PGND2		GND

ブロック図



機能概要

8段のD型フリップフロップとその出力に接続された8段のD型フリップフロップから構成されている。シリアルデータ入力 (SDATAIN) にデータを入力し、クロック入力 (SCK) にクロックパルスを入力すると、クロックがL→Hに変化する際、シリアルデータ入力の信号が内部のシフトレジスタに入るとともにシフトレジスタのデータは順次シフトされる。

シリアル出力 (SOUT) は複数個使用してビットを増設する場合、次段のSDATAINに接続する。

(カスケード接続対応)





並列出力は、出力制御イネーブル入力 (XEN) がLで、ラッチ入力 (LATCH) がL→Hに変化し、クロックパルス入力L→Hに変化するとき、シリアルデータ入力信号がLED01に出力され、出力は順にシフトする。(LED2～LED8) 並列出力は、シリアルデータ入力 (SDATAIN) に対して極性を反転させた信号が出力する。

EN入力がHの時、出力 (LED01～8) はすべてOFFになる。

リセット入力がLの時、LED01～LED8, SOUTはすべてOFFになる。電源投入時は、リセット入力がLを確認して、電源投入すること。

LV5212VH


端子説明

端子番号	端子名	端子説明	等価回路
7 10	SDATAIN SCK	Pull-down INPUT	
8 15 16	XRESET LATCH XEN	Pull-up INPUT	
2	SOUT	SOUT OUTPUT	
3 4 5 6 11 12 13 14	LED04 LED03 LED02 LED01 LED08 LED07 LED06 LED05	LEDO OUTPUTS LED01~LED08	

LV5212VH


タイミング条件

項目	記号	条件	min	typ	max	unit
クロック周波数	fc1	SCK Duty=50%			10	MHz
クロックパルス幅	twck	SCK	50			ns
ラッチパルス幅	twla	LATCH	50			ns
データセットアップ時間	ts1	SCKの立ち上がりに対する SDATAINのセットアップ時間	25			ns
データホールド時間	th1	SCKの立ち上がりに対する SDATAINのホールド時間	25			ns
クロックラッチ時間	tla1		100			ns
入力条件1	ton	SCK, SDATAIN立ち上がり時間			100	ns
入力条件2	toff	SCK, SDATAIN立ち下がり時間			100	ns



SOUT出力タイミング


項目	記号	条件	min	typ	max	unit
SOUT遅延時間1	tdso1	SCK立ち下がりからSOUT 立ち上がりまでの時間			50	ns
SOUT遅延時間2	tdso2	SCK立ち下がりからSOUT 立ち下がりまでの時間			50	ns



LV5212VH


LED0出力タイミング

項目	記号	条件	min	typ	max	unit
LED0遅延時間1	tdled1	XEN立ち上がりからLED0立ち上がりまでの時間 CL=30pF, I _O =100mA, V _O =30V		100		ns
LED0遅延時間2	tdled2	XEN立ち下がりからLED0立ち下がりまでの時間 CL=30pF, I _O =100mA, V _O =30V		100		ns
LED0立ち上がり時間	trled	LED0立ち上がり時間 CL=30pF, I _O =100mA, V _O =30V		200		ns
LED0立ち下がり時間	tfled	LED0立ち下がり時間 CL=30pF, I _O =100mA, V _O =30V		200		ns
LED0遅延時間3	tdled3	LATCH立ち上がりからLED0立ち下がりまでの時間 CL=30pF, I _O =100mA, V _O =30V		200		ns




応用回路例

- ・ 並列出力使用時





- ・ 直列出力使用時 (SOUTカスケード接続)



LV5212VH

許容出力電流特性



ORDERING INFORMATION

Device	Package	Shipping (Qty / Packing)
LV5212VH-MPB-H	HSSOP16(275mil) (Pb-Free / Halogen Free)	48 / Fan-Fold
LV5212VH-TLM-H	HSSOP16(275mil) (Pb-Free / Halogen Free)	1000 / Tape & Reel

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC's product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, including reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

(参考記)

ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC(SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的財産権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf。SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。

SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。