



ON Semiconductor®

<http://onsemi.jp>

LB11921T

モノリシックデジタル集積回路 OA用3相ブラシレス モータプリドライバ

概要

LB11921T は、3相ブラシレスモータの可変速制御用に適したプリドライバ IC である。出力にディスクリット Tr 等を付けることにより、希望の出力能力(電圧,電流)を持ったモータ駆動回路を構成できる。ダイレクト PWM 駆動により、パワーロスの少ない駆動が可能である。VCO 回路を内蔵しているため、外部クロック周波数を可変することによって、モータの速度を任意に制御することができる。

機能

- ・ダイレクト PWM 駆動用出力
- ・速度ディスクリ + PLL 速度制御方式
- ・速度ロック検知出力
- ・VCO 回路内蔵
- ・正逆転切換え回路内蔵
- ・ショートブレーキ回路内蔵
- ・電流制限回路, 過熱保護回路, モータ拘束保護回路等の各種保護回路内蔵

絶対最大定格/Ta=25

項目	記号	条件	定格値	unit
最大電源電圧	V _{CC} max		8	V
出力電流	I _O max	UH, VH, WH, UL, VL, WL 出力	10	mA
許容消費電力 1	Pd max1	IC 単体	0.4	W
許容消費電力 2	Pd max2	実装基板	0.9	W
動作周囲温度	T _{opr}		- 20 ~ + 80	
保存周囲温度	T _{stg}		- 55 ~ + 150	

実装基板: 114.3mm × 76.1mm × 1.6mm, ガラスエポキシ基板実装

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。

LB11921T

許容動作範囲/Ta=25

項目	記号	条件	定格値	unit
FG シュミットアウト 印加電圧	VFGS		0~7	V
FG シュミットアウト 出力電流	IFGS		0~5	mA
ロック検出印加電圧	VLD		0~7	V
ロック検出出力電流	ILD		0~20	mA
電源電圧	VCC		4.4~7.0	V

電気的特性/Ta=25 ,VCC=5V

項目	記号	条件	min	typ	max	unit
電源電流 1	I _{CC1}			23	32	mA
電源電流 2	I _{CC2}	STOP 時		2.1	2.9	mA
出力部						
出力飽和電圧 1-1	V _{0sat1-1}	「L」レベル I ₀ =500μA		0.1	0.2	V
出力飽和電圧 1-2	V _{0sat1-2}	「L」レベル I ₀ =5mA		0.3	0.5	V
出力飽和電圧 2-1	V _{0sat2-1}	「H」レベル I ₀ = - 500μA	V _{CC} - 0.2	V _{CC} - 0.1		V
出力飽和電圧 2-2	V _{0sat2-2}	「H」レベル I ₀ = - 5mA	V _{CC} - 0.4	V _{CC} - 0.2		V
ホールアンプ						
入力バイアス電流	I _{HB(HA)}		- 2	- 0.1		μA
同相入力電圧範囲 1	V _{ICM1}	ホール素子使用時	0.5		V _{CC} - 2.0	V
同相入力電圧範囲 2	V _{ICM2}	入力片側バイアス時 (ホール IC 応用)	0		V _{CC}	V
ホール入力感度		SIN 波	50			mVp-p
ヒステリシス幅	ΔV _{IN(HA)}		9	15	26	mV
入力電圧 L H	V _{SLH}		4	7	13	mV
入力電圧 H L	V _{SHL}		- 13	- 8	- 4	mV
PWM 発振器						
出力 H レベル電圧	V _{OH(PWM)}		2.75	3.0	3.25	V
出力 L レベル電圧	V _{OL(PWM)}		1.45	1.65	1.9	V
発振周波数	f(PWM)	C=680pF		23		kHz
振幅	V(PWM)		1.1	1.35	1.6	Vp-p
CSD 発振器						
出力 H レベル電圧	V _{OH(CSD)}		3.15	3.5	3.85	V
出力 L レベル電圧	V _{OL(CSD)}		0.9	1.1	1.3	V
外付け C 充電電流	I _{CHG1}		- 9.0	- 6.5	- 3.9	μA
外付け C 放電電流	I _{CHG2}		2.4	4.0	6.0	μA
発振周波数	f(RK)	C=0.047μF		20		Hz
振幅	V(RK)		2.1	2.4	2.65	Vp-p
VCO 発振器(C 端子)						
出力 H レベル電圧	V _{OH(C)}		2.00	2.30	2.55	V
出力 L レベル電圧	V _{OL(C)}		1.55	1.80	2.05	V
発振周波数	f(C)				1.2	MHz
振幅	V(C)		0.3	0.5	0.7	Vp-p

次ページへ続く。

LB11921T

前ページより続く。

項目	記号	条件	min	typ	max	unit
電流制限動作						
リミッタ電圧	VRF		0.24	0.26	0.28	V
熱しゃ断動作						
熱しゃ断動作温度	TSD	設計目標値	150	180		
ヒステリシス幅	Δ TSD	設計目標値		30		
低電圧保護						
動作電圧	VSDL		3.40	3.74	4.00	V
解除電圧	VSDH		3.55	3.93	4.23	V
ヒステリシス幅	Δ VSD		0.12	0.19	0.26	V
FG アンプ						
入力オフセット電圧	V _{I0} (FG)		- 10		10	mV
入力バイアス電流	I _B (FG)		- 1		1	μ A
出力Hレベル電圧	V _{OH} (FG)	I _{FGI} = - 0.1mA, 無負荷	3.6	3.95	4.3	V
出力Lレベル電圧	V _{OL} (FG)	I _{FGI} = 0.1mA, 無負荷	0.7	1.05	1.4	V
FG 入力感度		GAIN 100 倍	3			mV
次段のシュミット幅			100	180	250	mV
動作周波数範囲					2.34	kHz
オープンループ GAIN		f (FG)=2kHz	45	51		dB
基準電圧	V _B (FG)		- 5%	V _{CC} /2	5%	V
FGS 出力						
出力飽和電圧	V _O (FGS)	I _O (FGS)=2mA		0.2	0.4	V
出力リーク電流	I _L (FGS)	V _O =V _{CC}			10	μ A
速度ディスクリ出力						
出力Hレベル電圧	V _{OH} (D)		V _{CC} - 1.0	V _{CC} - 0.7		V
出力Lレベル電圧	V _{OL} (D)			0.8	1.1	V
カウント数				512		
速度制御 PLL 出力						
出力Hレベル電圧	V _{OH} (P)		3.25	3.50	3.85	V
出力Lレベル電圧	V _{OL} (P)		1.25	1.60	1.85	V
ロック検出						
出力飽和電圧	V _{OL} (LD)	I _{LD} =10mA		0.25	0.4	V
出力リーク電流	I _L (LD)	V _O =V _{CC}			10	μ A
ロック範囲			- 6.25		+ 6.25	%
積分器						
入力オフセット電圧	V _{I0} (INT)		- 10		10	mV
入力バイアス電流	I _B (INT)		- 0.4		0.4	μ A
出力Hレベル電圧	V _{OH} (INT)	I _{INTI} = - 0.1mA, 無負荷	3.45	3.7	3.95	V
出力Lレベル電圧	V _{OL} (INT)	I _{INTI} = 0.1mA, 無負荷	1.1	1.3	1.5	V
オープンループ GAIN			45	51		dB
利得帯域幅積		設計目標値		1.0		MHz
基準電圧	V _B (INT)		- 5%	V _{CC} /2	5%	V

設計目標値であり、測定は行わない。

次ページへ続く。

LB11921T

前ページより続く。

項目	記号	条件	min	typ	max	unit
FIL 出力						
出力ソース電流	$I_{OH}(FIL)$		- 17	- 13	- 7	μA
出力シンク電流	$I_{OL}(FIL)$		7	12	17	μA
S/S 端子						
入力H レベル電圧	$V_{IH}(S/S)$		2.0		V_{CC}	V
入力L レベル電圧	$V_{IL}(S/S)$		0		1.0	V
入力オープン電圧	$V_{IO}(S/S)$		$V_{CC} - 0.5$		V_{CC}	V
ヒステリシス幅	$\Delta V_{IN}(S/S)$		0.13	0.22	0.31	V
H レベル入力電流	$I_{IH}(S/S)$	$V_{S/S}=V_{CC}$	- 10	0	10	μA
L レベル入力電流	$I_{IL}(S/S)$	$V_{S/S}=0V$	- 135	- 93		μA
プルアップ抵抗	$R_U(S/S)$		37	53.5	70	$k\Omega$
F/R 端子						
入力H レベル電圧	$V_{IH}(F/R)$		2.0		V_{CC}	V
入力L レベル電圧	$V_{IL}(F/R)$		0		1.0	V
入力オープン電圧	$V_{IO}(F/R)$		$V_{CC} - 0.5$		V_{CC}	V
ヒステリシス幅	$\Delta V_{IN}(F/R)$		0.13	0.22	0.31	V
H レベル入力電流	$I_{IH}(F/R)$	$V_{F/R}=V_{CC}$	- 10	0	10	μA
L レベル入力電流	$I_{IL}(F/R)$	$V_{F/R}=0V$	- 135	- 93		μA
プルアップ抵抗	$R_U(F/R)$		37	53.5	70	$k\Omega$
BR 端子						
入力H レベル電圧	$V_{IH}(BR)$		2.0		V_{CC}	V
入力L レベル電圧	$V_{IL}(BR)$		0		1.0	V
入力オープン電圧	$V_{IO}(BR)$		$V_{CC} - 0.5$		V_{CC}	V
ヒステリシス幅	$\Delta V_{IN}(BR)$		0.13	0.22	0.31	V
H レベル入力電流	$I_{IH}(BR)$	$V_{BR}=V_{CC}$	- 10	0	10	μA
L レベル入力電流	$I_{IL}(BR)$	$V_{BR}=0V$	- 135	- 93		μA
プルアップ抵抗	$R_U(BR)$		37	53.5	70	$k\Omega$
CLK 端子						
入力H レベル電圧	$V_{IH}(CLK)$		2.0		V_{CC}	V
入力L レベル電圧	$V_{IL}(CLK)$		0		1.0	V
入力オープン電圧	$V_{IO}(CLK)$		$V_{CC} - 0.5$		V_{CC}	V
ヒステリシス幅	$\Delta V_{IN}(CLK)$	設計目標値	0.13	0.22	0.31	V
H レベル入力電流	$I_{IH}(CLK)$	$V_{CLK}=V_{CC}$	- 10	0	10	μA
L レベル入力電流	$I_{IL}(CLK)$	$V_{CLK}=0V$	- 135	- 93		μA
入力周波数	$f(CLK)$				2.34	kHz
プルアップ抵抗	$R_U(CLK)$		37	53.5	70	$k\Omega$



設計目標値であり、測定は行わない。

LB11921T


外形図

unit:mm (typ)

3253B



ピン配置図




3相ロジック真理値表 (H入力とは、IN⁺ > IN⁻の状態を示す)

	F/R=L			F/R=H			出力	
	IN1	IN2	IN3	IN1	IN2	IN3	PWM	-
1	H	L	H	L	H	L	VH	UL
2	H	L	L	L	H	H	WH	UL
3	H	H	L	L	L	H	WH	VL
4	L	H	L	H	L	H	UH	VL
5	L	H	H	H	L	L	UH	WL
6	L	L	H	H	H	L	VH	WL

Top view

LB11921T

ブロック図



LB11921T

端子説明

端子番号	端子記号	端子説明	等価回路図
1	S/S	<p>スタート/ストップ制御端子。 「L」: 0V ~ 1.0V 「H」: 2.0V ~ V_{CC} オープン時、「H」レベルとなる。 「L」でスタート。 ヒステリシス幅 約 0.22V。</p>	
2	CLK	<p>外部クロック信号入力端子。 「L」: 0V ~ 1.0V 「H」: 2.0V ~ V_{CC} オープン時、「H」レベルとなる。 ヒステリシス幅 約 0.22V。 f=2.34kHz max。</p>	
3	F/R	<p>正転/逆転 制御端子。 「L」: 0V ~ 1.0V 「H」: 2.0V ~ V_{CC} オープン時、「H」レベルとなる。 「L」で正転。 ヒステリシス幅 約 0.22V。</p>	
4	BR	<p>ブレーキ端子(ショートブレーキ動作)。 「L」: 0V ~ 1.0V 「H」: 2.0V ~ V_{CC} オープン時、「H」レベルとなる。 「H」又は「オープン」でブレーキ。 ヒステリシス幅 約 0.22V。</p>	

次ページへ続く。

LB11921T

前ページより続く。

端子番号	端子記号	端子説明	等価回路図
5	FGS	FG シュミットコンパレータ出力端子 オープンコレクタ出力。	
6	LD	速度ロック検知出力端子。 モータの回転数が速度ロック範囲内 ($\pm 6.25\%$) にある時、“L” となる。	
7	DOUT	速度ディスクリミネータ出力端子。 加速 “H”, 減速 “L”。	
8	POUT	速度制御系 PLL 出力端子。 CLK と FG の位相比較出力を出力する。	
9	INT REF	積分アンプ非反転入力端子。 ($1/2 V_{CC}$ 電位)	
10	INT IN	積分アンプ反転入力端子。	

次ページへ続く。

LB11921T

前ページより続く。

端子番号	端子記号	端子説明	等価回路図
11	INT OUT	積分アンプ出力端子。	
12	PWM	PWM 発振周波数を設定する端子。 GND 間にコンデンサを接続する。	
13	FIL	VCO 系 PLL 出力フィルタ端子。	
14	R	VCO 発振(C端子)の充放電電流設定端子。 GND 間に抵抗を接続する。	

次ページへ続く。

LB11921T

前ページより続く。

端子番号	端子記号	端子説明	等価回路図
15	C	VCO 発振端子。 GND 間にコンデンサを接続する。 C 端子の発振周波数は 1.2MHz を 越えないこと。	
16	CSD	拘束保護の動作時間を設定する 端子。 GND 間にコンデンサを接続する。 ロジック回路部の初期リセット 端子と兼用。	
17	NC	NC 端子。 配線として使用可能。	
18	FGOUT	FG アンプ出力端子。 IC 内部で FG シュミットコンパ レータ入力と接続されている。	
19	FGIN ⁻	FG アンプ反転入力端子。	
20	FGIN ⁺	FG アンプ非反転入力端子。GND 間にコンデンサを接続する。 1/2V _{CC} 電位。	

次ページへ続く。


LB11921T

前ページより続く。

端子番号	端子記号	端子説明	等価回路図
21	RF GND	出力電流検出基準端子。 外付け Rf 抵抗の GND 部に接続する。	
22	RF	出力電流検出端子。 RFGND 間に低抵抗 Rf を接続する。 最大出力電流を $I_{OUT}=0.26/R_f$ で設定する。	
23	GND	GND 端子。	
24	UL	出力端子(外付け TR 駆動出力)。 UH, VH, WH 側でデューティ制御を行う。	
25	UH		
26	VL		
27	VH		
28	WL		
29	WH		
30	VCC	電源端子。 安定化のために、GND 間にコンデンサを接続する。	
31	IN3 ⁻	ホール入力端子。 IN ⁺ > IN ⁻ で「H」、逆は「L」とする。 ホール信号のノイズが問題となる場合は、IN ⁺ , IN ⁻ 間にコンデンサを接続する。	
32	IN3 ⁺		
33	IN2 ⁻		
34	IN2 ⁺		
35	IN1 ⁻		
36	IN1 ⁺		


LB11921T

応用回路例 1 (Pch + Nch、ホール素子応用)



LB11921T

応用回路例 2 (PNP + NPN、ホール IC 応用)



LB11921T の説明

1. 速度制御回路

本 IC は、速度ディスキリ回路および PLL 回路の併用により速度制御を行っている。速度ディスキリ回路は FG の 2 周期に 1 回誤差信号を出力する (FG の 1 周期をカウント)。PLL 回路は、FG の 1 周期に 1 回誤差信号を出力する。

速度ディスキリ回路および PLL 回路の併用により、従来の速度ディスキリのみの速度制御方式に比べ、負荷変動の大きいモータに使用した場合、回転変動をより抑えることができる。

FG サーボ周波数 (f_{FG}) は、CLK 端子から入力するクロック信号 (f_{CLK}) と同一周波数で制御される。

$$f_{FG} = f_{CLK}$$

2. VCO 回路

速度ディスキリ回路の基準信号を発生するため、VCO 回路を内蔵している。基準信号の周波数は、次式のようになる。

$$f_{VCO} = f_{CLK} \times 512$$

f_{VCO} : 基準信号周波数

f_{CLK} : 外部入力クロック周波数

基準信号周波数の可変範囲は、R 端子 (14 ピン)、C 端子 (15 ピン) に接続する抵抗およびコンデンサと VCO ループのフィルタ定数 (13 ピンの外付け定数) 等により決定される。

(参考値) $V_{CC} = 5V$

高速回転時の f_{FG}	R (k Ω)	C (pF)
1.5kHz	5.6	330
2.0kHz	5.6	220

R 端子、C 端子、FIL 端子に接続する部品は、ノイズの影響を受けにくいようにできるだけ短い配線で GND ピン (23 ピン) 間に接続すること。

3. 出力駆動回路

本 IC は、出力での電力損失 (パワーロス) を少なくするために、ダイレクト PWM 駆動方式を採用している。出力 Tr (外付け) は、オン時は常に飽和しており、出力がオンするデューティを変化させることにより、モータの駆動力を調整する。

PWM スイッチングは、UH、VH、WH 出力で行っている。外付け Tr との接続により、出力上下いずれでも PWM スイッチング側を選択できる。

4. 電流制限回路

電流制限回路は、 $I = V_{RF} / R_f$ ($V_{RF} = 0.26V_{typ}$, R_f : 電流検出抵抗) で決まる電流で制限 (ピーク電流を制限) する。制限動作としては、PWM 出力のオンデューティが小さくなり、電流を抑える。RF および RFGND 端子の配線を電流検出抵抗 (R_f) の両端近傍で接続することにより、精度良い検出ができる。

5. 速度ロックの範囲

速度ロックの範囲は定速の $\pm 6.25\%$ 以内であり、モータの回転数がロック範囲内となると、LD 端子が「L」となる (オープンコレクタ出力)。モータの回転数がロック範囲を外れた場合、速度の誤差に応じてモータ駆動出力のオンデューティが変化し、モータの回転数がロック範囲内となるように制御がかかる。

6. PWM 周波数に関して

PWM 周波数は PWM 端子に接続するコンデンサ容量 C(F) により決まる。

$$f_{\text{PWM}} = 1 / (64000 \times C)$$

PWM 周波数は 15k ~ 25kHz 程度が望ましい。PWM 周波数が低いとモータ拘束時にモータが PWM 周波数で共振し、その周波数が可聴領域であるため騒音となる。PWM 周波数が高すぎると、出力 Tr でのスイッチング時の損失が大きくなる。接続するコンデンサは、ノイズの影響を受けにくいようにできるだけ短い配線で GND ピン(23 ピン)間に接続すること。

7. ホール入力信号

ホール入力は、100mVp-p 以上(差動)の入力振幅が望ましい。入力波形が矩形波に近い程、入力振幅は小さくても良いが、三角波に近い程、入力振幅を大きくする必要がある。また、入力の DC 電圧は、同相入力電圧範囲内に設定すること。

ホール入力にノイズの影響がある場合は、入力間のできるだけピン近傍にコンデンサを付け、ノイズを除去すること。

ホール入力が 3 相ともに同入力状態となると、出力は全オフとなる。

ホール IC 出力を入力する場合は、入力片側(+ , - いずれか)をホール素子使用時の同相入力範囲内の電圧に固定することにより、別の片側入力は 0 ~ V_{CC} まで入力することができる。

8. F/R 切換え

モータの回転方向の切換えは、F/R 端子で行うことができる。ただし、F/R の切換えをモータ回転状態で行う場合は、次のような注意が必要である。

- ・ 切換え時のスルー電流に関しては、回路的に対策を行っている。ただし、切換え時のモータ電源電圧の持ち上がり(モータ電流が瞬時的に電源に戻るため)には、注意が必要である。問題となる場合は、電源-GND 間コンデンサ容量を大きくすること。
- ・ 切替わり後のモータ電流が電流制限値以上の場合、PWM 駆動側の出力はオフするが、逆側の出力ではショートブレーキ状態となり、モータ起電圧およびコイル抵抗で決まる電流が流れる。この電流が使用する出力 Tr の定格を超えないようにする必要がある(高い回転数での F/R 切換え時ほど、注意が必要である)。

9. ブレーキ切換え

ブレーキは、UH, VH, WH 側が駆動する出力 Tr を全相オンさせるショートブレーキとなっている(逆側 Tr は全相オフ)。ブレーキ時には、電流制限が動作しないので注意が必要である。ブレーキ時は、モータの回転数に関係なく、100% デューティでショート状態となる。ブレーキ時に出力 Tr に流れる電流は、モータ起電圧およびコイル抵抗で決まる電流が流れる。この電流が使用する出力 Tr の定格を超えないようにする必要がある(高い回転数でのブレーキ時ほど、注意が必要である)。

ブレーキ動作およびブレーキ解除は、スタート状態で行っても問題ない。よって、S/S 端子を“L”(スタート状態)とし、ブレーキ端子でモータの起動・停止を制御することができる。起動時間が問題となる場合、S/S 端子でモータの起動・停止を制御するより、ブレーキ端子で制御した方が起動時間を早くすることができる(ストップ時にパワーセーブ状態となるため、スタート初期に VCO 回路が安定するための時間が必要となる)。

10. 拘束保護回路

モータ拘束時の IC およびモータの保護を行うため、拘束保護回路を内蔵している。スタート状態で LD 出力が一定時間「H」(アンロック状態)であると、PWM 側出力 Tr をオフする。時間設定は、CSD 端子に接続するコンデンサ容量により行う。

設定時間(s) $15.1 \times C(\mu\text{F})$

拘束保護状態を解除するには、一定時間の間(約 1ms 以上)ストップ状態またはブレーキ状態とするか、電源の再投入が必要である。

拘束保護回路を使用しない場合は、CSD 端子-GND 間に 360k Ω と 3300pF を並列に接続すること。ただし、その場合、後述のクロック断線保護回路も動作しなくなる。CSD 端子は、初期リセット端子としての機能も兼用しているため、CSD 端子を GND に接続すると、初期リセット状態となり、駆動がオフする。CSD 端子電圧が約 0.25V 以上となると、初期リセット状態は解除される。

11. クロック断線保護回路

スタート状態でクロック入力が無入力状態となると、保護回路が動作し、PWM 側出力をオフする。拘束保護回路が動作するより先にクロックが再入力されると駆動状態となるが、拘束保護回路が動作した場合、再度、駆動状態とするには、一定時間の間(約 1ms 以上)ストップ状態またはブレーキ状態とするか、電源の再投入が必要である。

12. 低電圧保護回路

V_{CC} 電源の投入時および電圧低下時の誤動作を防止するため低電圧保護回路を内蔵している。V_{CC} が 3.74V_{typ} 以下で全出力 Tr(外付け)はオフされ、3.93V_{typ} 以上で保護が解除となる。

13. 電源安定化

本 IC は出力電流が大きい応用に使用されるため、電源ラインが振られやすい。よって、V_{CC} 端子-GND 間には、安定化のために十分な容量のコンデンサを接続する必要がある。電源の逆接続による破壊防止の目的で、電源ラインにダイオードを挿入する場合は、電源ラインが特に振られやすくなるため、より大きな容量を選択する必要がある。

14. GND の引き回しについて

信号系 GND と出力系 GND は分離し、配線はコネクタ部で一点 GND とすること。出力系 GND には大電流が流れるため、引き回しはできるだけ短くすること。

出力系 GND - - - R_f の GND、出力ダイオードの GND、24V ラインコンデンサの GND

信号系 GND - - - IC の GND、外付け部品の GND、5V ラインコンデンサの GND

15. FG アンプ

FG アンプは、通常ノイズをリジェクトするために応用回路のようなフィルタアンプを構成する。FG アンプ出力には、クランプ回路が付加されているため、増幅度を上げて約 3V_{p-p} の振幅でクランプされる。

FG アンプ後にはシュミットコンパレータが接続されているため、アンプの出力振幅は、必ず 250mV_{p-p} 以上となるように増幅度を設定すること(使用する最低の制御回転数で約 0.5V_{p-p} 以上となるように設定することが望ましい)。

FGIN+ 端子(20 ピン)-GND 間に接続するコンデンサは、バイアス電圧安定化のために必要となる。接続するコンデンサは、ノイズの影響を受けにくいようにできるだけ短い配線で、GND ピン(23 ピン)間に接続すること。

16. 積分アンプ

積分アンプは、速度誤差パルスおよび位相誤差パルスを積分し、速度指令電圧へ変換するとともに制御ループのゲインおよび周波数特性を設定する。

積分アンプの外付け部品は、ノイズの影響を受けにくいように出来るだけ IC 近傍に配置すること。

17. FIL 端子の外付け定数

FIL-GND 間のコンデンサは、FIL 端子の電圧リップルを抑えるために付けている。したがって、使用する外部クロック最低入力周波数において、FIL 端子電圧が十分に平滑されるように容量値を選択すること。また、抵抗とコンデンサの直列接続を FIL-GND 間に付けることによって、外部入力クロック周波数を切換えた時の FIL 端子電圧の収束時間(基準信号周波数が安定するまでの時間)を短くしている。このため、必要とする収束時間によって抵抗とコンデンサの定数を設定すること。

18. R 端子, C 端子の外付け定数

VCC 電源を 5V で使用した時の基準信号周波数 f_{VCC0} の可変幅は最大で 3 倍程度である。可変幅を広くしたい場合、R 端子の外付け抵抗(R)と C 端子の外付けコンデンサ(C)は、設定したい基準信号周波数の最大値(f_{VCC01})と VCC 電源ばらつきの最小値(V_{CCL})によって決定されるため、以下の方法を参考にして R と C の定数を決定する。

(1) 次の式によって R1 と C1 を計算し、抵抗, コンデンサのばらつき(温度特性なども含める)を考慮しても R, C1 となるように R, C の値を決定する。

$$R1 = (V_{CCL} - 2.2V) / 370\mu A$$

$$C1 = (370\mu A / 0.9V) \times (1 / f_{VCC01}) \times 0.7$$

(2) (1) により決定された R, C の定数において設定可能な基準信号周波数の最小値(f_{VCC02})は、R, C のばらつき(温度特性なども含める)による最小値をそれぞれ R2, C2 とすると、次の式により計算される。したがって、設定可能な基準信号周波数の可変幅は $f_{VCC01} \sim f_{VCC02}$ となる。

$$f_{VCC02} = 0.38 / (R2 \times C2)$$

(3) R 端子と C 端子の外付け定数を設定する時の条件と注意点を以下に示す。

設定する基準信号周波数の最大値(f_{VCC01})は 1.2MHz 以下とする。

R 端子電圧, FIL 端子電圧は、0.3V から ($V_{CCL} - 2.2V$) の範囲内で使用する (V_{CCL} は VCC 電源ばらつきの最小値, $V_{CCL} = 4.4V$)。ただし、R 端子電圧が低いほど、GND ラインノイズの影響を受けやすく、基準信号周波数が不安定になる可能性がある。したがって、GND ラインノイズが大きい場合は R 端子電圧の低いところは使用しないこと。

R 端子の外付け抵抗(R)は、5.6k Ω から 10k Ω の範囲内で設定する。また、R 端子の電流は 370 μA 以下で使用する。

C 端子の外付けコンデンサ(C)は、220pF から 1000pF の範囲内で設定する。

基準信号周波数の可変幅を広くしたい場合、R, C はできるだけ大きい値を設定する (R1, C1 の計算値以下の範囲で)。また、ばらつきの小さいものを使用すること。さらに基準信号周波数の可変幅を広くするためには、VCC 電圧を 5V より高くする必要がある。

19. NC 端子

NC 端子は、電氣的にオープンとなっているため、配線引き回しなどで使用しても問題ない。

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC's product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

(参考訳)

ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf。SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。

SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。