feedback
このページの評価をお願いします

サポート情報をお探しですか?



instructional button ブロック・ダイアグラムの構築方法


対話型ブロック図ビデオ・チュートリアルを閲覧する

イーサネット PHY

PLL クロック・ジェネレータ

フェーズ・ロック・ループ型クロック・シンセサイザ

高精度のジッタ・クロック信号を生成するPLLクロック・ジェネレータ、シンセサイザ、マルチプライヤ。
ワークシートに追加
ワークシート
この製品ファミリのすべてのデバイスを参照してください。
戻る PoE 端末装置 アプリケーション・ダイアグラム

1 製品を掲載  
Compliance  
Input Level  
Output Level  
これらのパラメータを隠す
追加/削除
パラメータ
これらのパラメータを表示
カラムの順番
  
  
  
プリンタ・フレンドリ・バージョン
PDFフォーマット
Excelフォーマット
CSVフォーマット
すべてをリセット
クリア・フィルタ
クイック・フィルタ
テーブルのカスタマイズ
トランスポーズ・テーブル
抽出
パラメトリック・フィルタリング・ビデオ・チュートリアル
ページ・サイズ: 
1 - 1 of 1    [  1 ]  
Select Product Data Sheet Compliance Status Description Input Level Output Level VS Typ (V) fin Typ (MHz) fout Typ (MHz) tJitter(Cy-Cy) Typ (ps) tJitter(Period) Typ (ps) tJitter(Φ) Typ (ps) tR & tF Typ (ps) tR & tF Max (ps) TA Min (°C) TA Max (°C) Package Type
  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
                               
Select Product Data Sheet Compliance Status Description Input Level Output Level VS Typ (V) fin Typ (MHz) fout Typ (MHz) tJitter(Cy-Cy) Typ (ps) tJitter(Period) Typ (ps) tJitter(Φ) Typ (ps) tR & tF Typ (ps) tR & tF Max (ps) TA Min (°C) TA Max (°C) Package Type
  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
                               
Pb-free
Halide free
 Active     Clock Multiplier, LVPECL / LVCMOS, Programmable, 3.3 V 
CML
CMOS
ECL
ECL
TTL
3.3
5-27
8-210
20
15
 
340
700
-40
85
TSSOP-16
  NB3N3020DTG  
Pb-free
Halide free
 Active     Clock Multiplier, LVPECL / LVCMOS, Programmable, 3.3 V 
CML
CMOS
ECL
ECL
TTL
3.3
5-27
8-210
20
15
 
340
700
-40
85
TSSOP-16
  NB3N3020DTR2G  
Pb-free
Halide free
 Active     Clock Multiplier, LVPECL / LVCMOS, Programmable, 3.3 V 
CML
CMOS
ECL
ECL
TTL
3.3
5-27
8-210
20
15
 
340
700
-40
85
TSSOP-16
 
ページ・サイズ: 
1 - 1 of 1    [  1 ]