3.3 V ECL ÷·2、÷·4、÷·8 ディバイダ

Favorite

Overview

MC100LVEL34 は低スキュー 2、4、8 クロック生成チップで、低スキュー・クロック生成アプリケーション向けに明示的に設計されています。この内部ディバイダは互いに同期するため、コモン出力端はすべて高精度に整合されます。内部生成電圧源である VBB ピンは、このデバイスでのみ使用できます。シングルエンド入力状態では、使用されていない差動入力は、スイッチング・リファレンス電圧として VBB に接続されます。また、VBB が AC 結合入力を再バイアスすることもできます。使用する場合は、0.01 F キャパシタを介して VBB と VCC の結合を解除し、電流のソースまたはシンクを 0.5 mA に制限します。使用しない場合、 VBB を開いたままにしておく必要があります。コモン・イネーブル (EN bar) は、内部クロックがすでに LOW 状態の時にのみ内部ディバイダが有効化/無効化されるように同期します。これにより、デバイスが有効化/無効化される時、非同期制御により発生する可能性のあるラント・クロック・パルスが内部クロックで生成されないようにします。内部ラント・パルスが原因で、内部ディバイダ・ステージ間の同期が失われる可能性があります。内部イネーブル・フリップフロップは入力クロックの立下りエッジでクロックされるため、すべての関連する仕様限界はクロック入力の負エッジにリファレンスされます。起動時に、内部フリップフロップはランダム状態に達します。マスター・リセット (MR) 入力は、内部ディバイダ、およびシステム内の複数の LVEL34 の同期を可能にします。

  • 50 ps Typical Output-to-Output Skew
  • Synchronous Enable/Disable
  • Master Reset for Synchronization
  • 1.5 GHz Toggle Frequency
  • The 100 Series Contains Temperature Compensation.
  • PECL Mode Operating Range: VCC = 3.0 V to 3.8 V with VEE = 0V
  • NECL Mode Operating Range: VCC = 0 V with VEE = -3.0 V to -3.8 V
  • Open Input Default State
  • LVDS Input Compatible
  • Pb-Free Packages are Available

Product List

If you wish to buy products or product samples, please log in to your onsemi account.

検索

Close Search

製品:

2

共有

Product Groups:

Orderable Parts:

2

製品

状態

CAD Models

Compliance

Package Type

Case Outline

MSL Type

MSL Temp (°C)

Container Type

Container Qty.

ON Target

Type

Input Level

Output Level

VCC Typ (V)

fMax Typ (MHz)

tpd Typ (ns)

tR & tF Max (ps)

Reference Price

MC100LVEL34DR2G

Loading...

Active

CAD Model

Pb

A

H

P

SOIC-16

1

260

REEL

2500

Y

Divider

LVDS

ECL

3.3

1500

0.7

400

Price N/A

More Details

MC100LVEL34DTR2G

Loading...

Active

CAD Model

Pb

A

H

P

TSSOP-16

1

260

REEL

2500

Y

Divider

LVDS

ECL

3.3

1500

0.7

400

Price N/A

More Details

Show More

1-25 of 25

Products per page

Jump to :