



# STK672-642AN-E

ON Semiconductor®

http://onsemi.jp

厚膜混成集積回路

## 2相ステッパモータドライバ

### 概要

STK672-642AN-Eは、PWM電流制御付きユニポーラ方式2相ステッパモータドライバ用のハイブリッドICである。

### 用途

- ・ オフィス用複写機、プリンタ等

### 特長

- ・ 過電流検知機能・過熱検知機能内蔵（出力電流 OFF）
- ・ 過電流検知、過熱検知のいずれかが動作した際、FAULT 信号（アクティブ Low）を出力。
- ・ パワーオンリセット機能内蔵
- ・ モータの回転数は、外部から入力される CLOCK 周波数で制御
- ・ 2相、1-2相の切り替え機能
- ・ CLOCK 信号の片エッジ、両エッジ切り替え機能
- ・ 励磁モードを切り替え時も相を保持。回転方向切り替え機能。
- ・ 入力 High 電圧 2.5V のシュミット入力対応
- ・ 電流検出抵抗(0.089Ω：抵抗値許容差±2%)を内蔵
- ・ ENABLE 端子により励磁状態を保持しながら出力電流をカット可能
- ・ 電流設定範囲が広く、待機時の電源消費電力の削減可能
- ・ 他励式電流制御によりホールド時のモータ音無し
- ・ STK672-640AN/-630AN/-632AN-E とピンコンパチブル対応

### 絶対最大定格 / Tc=25°C

項目	記号	条件	定格値	単位
最大電源電圧 1	VCC max	無信号時	52	V
最大電源電圧 2	VDD max	無信号時	-0.3 ~ 6.0	V
入力電圧	Vin max	ロジック入力端子	-0.3 ~ 6.0	V
出力電流 1	IOP max	10μs 1パルス (抵抗負荷)	20	A
出力電流 2	IOH max	VDD=5V, CLOCK≥200Hz	4.0	A
出力電流 3	IOF max	16ピン出力電流	10	mA
電力損失 1	PdMF max	無限大放熱 MOSFET 1石当たり	8.3	W
電力損失 2	PdPK max	放熱板無	2.8	W
動作時基板温度	Tc max		105	°C
接合部温度	Tj max		150	°C
保存温度	Tstg		-40 ~ +125	°C

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。

### ORDERING INFORMATION

See detailed ordering and shipping information on page 28 of this data sheet.

## STK672-642AN-E

### 動作許容範囲 / Tc=25°C

項目	記号	条件	定格値	単位
動作電源電圧 1	VCC	有信号時	10 ~ 42	V
動作電源電圧 2	VDD	有信号時	5.0±5%	V
入力 High 電圧	VIH	10,12,13,14,15,17 ピン	2.5 ~ VDD	V
入力 Low 電圧	VIL	10,12,13,14,15,17 ピン	0 ~ 0.8	V
出力電流 1	IOH1	Tc=105°C, CLOCK≥200Hz, 連続動作, デュティ=100%	3.0	A
出力電流 2	IOH2	Tc=80°C, CLOCK≥200Hz, 連続動作, デュティ=100% モータ電流 IOH の軽減曲線を参照	3.3	A
CLOCK 周波数	fCL	パルス幅 10μs 以上	0 ~ 50	kHz
推奨動作時基板温度	Tc	結露なきこと	0 ~ 105	°C
推奨 Vref 範囲	Vref	Tc=105°C	0.14 ~ 1.31	V

### 電気的特性 / Tc=25°C, VCC=24V, VDD=5.0V \*1


項目		記号	条件	min	typ	max	unit
VDD 電源電流		Icco	9 ピン電流		4.4	8	mA
出力平均電流 *2		Ioave	各相 R/L=1Ω/0.62mH	0.519	0.625	0.731	A
FET ダイオード順方向電圧		Vdf	If=1A (RL=23Ω)		0.83	1.5	V
出力飽和電圧		Vsat	RL=23Ω		0.20	0.33	V
制御 入力端子	入力 High 電圧	VIH	Pin 10,12,13,14,15,17	2.5		VDD	V
	入力 Low 電圧	VIL	Pin 10,12,13,14,15,17	-0.3		0.8	V
	5V レベル入力電流	IILH	Pin 10,12,13,14,15,17=5V		50	75	μA
	GND レベル入力電流	IILL	Pin 10,12,13,14,15,17=GND			10	μA
FAULT 端子	Low 出力電圧	VOLF	Pin 16 (Io=5mA)		0.25	0.5	V
	5V レベルリーク電流	IILF	Pin 16=5V			10	μA
Vref 入力バイアス電流		IIB	Pin 19=1.0V		10	15	μA
PWM 周波数		fc		29	45	61	kHz
過熱検知温度		TSD	設計保証		144		°C
ドレイン・ソース間遮断電流		IDSS	VDS=100V; 2,6,9,18 ピン=GND			1	μA

#### [備考]

\*1 測定時電源は、定電圧電源を使用

\*2 Ioave は、本製品のリードフレームを実装基板に半田付けした状態での値である。

# STK672-642AN-E




## 注意

- ・ 上記電流範囲は出力電圧がアバランシェ状態でない時を示す。
- ・ 出力電圧がアバランシェ状態のとき、別紙 STK672-6\*\*シリーズのアバランシェエネルギー許容値を参照すること。
- ・ 上記動作基板温度 Tc は、モータ動作時と同時に測定される値である。  
Tc は、周囲温度 Ta、IOH 値、IOH の連続または間欠動作の状態により変動するのでかならず実際のセットで確認をおこなうこと。
- ・ Tc は、製品のパッケージの金属面中央の温度を確認すること。

# STK672-642AN-E

## 等価ブロック図




# STK672-642AN-E


## 測定回路図

(指定なし端子はオープンとする。STK672-640AN-E、STK672-642AN-E の測定回路は共通)


### 1. Vdf




### 2. IILF, IILH, IILL, IIB




### 3. Vsat



### 4. Icco, loave, fc, VOLF



応用回路例



注意事項

[GND 配線]



- 5V系のノイズ低減のため、上記回路のC01のGND側は極力ハイブリッドICの2,6ピンに近づけること。また正確に電流設定するためVrefのGND側は、電流設定用GND端子18ピン(S.G)と、PG1、PG2が共通接続する地点に接続すること。

[入力端子]

- VDDが印加している状態では、各入力端子は18ピンS.G端子に対し、-0.3Vより低い負電圧が印加しないこと、さらにVDD電圧以上が印加しないようにすること。
- 内部ブロック図に記載したN.Cの7,8,11ピンに、基板側の回路パターンを接続して配線はおこなわないこと。
- 10,12,13,14,15,17ピンへの入力は、入力High電圧2.5Vである。
- 入力端子はプルアップ抵抗を内蔵していないので、オープンコレクタ出力を10,12,13,14,15,17ピンへ入力する場合、1kΩ~20kΩのVDDプルアップ抵抗を取り付けること。このときのオープンコレクタのドライブは、Lowレベルで0.8V未満に引き込める出力電圧仕様の素子(IOL=5mAでLowレベル0.8V未満)を使用すること。

[電流設定]

- R02は、Vref端子の入力バイアス入力電流の影響を少なくする為に1kΩ以下を推奨する。
- モータ電流を一時的に低下させる場合は下記の回路を推奨する。  
(STK672-640AN/-642AN-E:IOH>0.3A)



# STK672-642AN-E

[モータ電流 IOH の設定方法]


モータ電流 IOH は H-IC の 19 ピン電圧 Vref で設定する。IOH と Vref の関係式は以下の通りである。

$$V_{ref} = (R_{02} \div (R_{02} + R_{01})) \times V_{DD}(5V) \dots \dots \dots (1)$$

$$IOH = (V_{ref} \div 4.9) \div R_s \dots \dots \dots (2)$$

上記(2)式の 4.9 は、制御 IC 内部回路による Vref 分圧を示す。

Rs : 0.089Ω (ハイブリッド IC 内部の電流検出抵抗)



[発煙の注意事項]

18 ピン(S.GND 端子)が基板に半田付けなしで実装された場合、5V 系回路が制御できないため VccON (24VON) 時点で MOSFET に過電流が流れて、STK672-642AN-E は発煙に至る可能性がある。

また、出力端子 1,3,4,5 ピンのいずれかがオープンすれば、モータに蓄えられたインダクタンスエネルギーがドライバへの電氣的ストレスとなり、発煙に至る可能性がある。

【機能表】

入力端子

端子名	ピンNo.	機能	機能時の入力条件
CLOCK	12	モータ相電流の切替の基本クロック	立ち上がりエッジで動作 (MODE2=H)
MODE1	10	励磁モード設定	Low で 2 相励磁 High で 1-2 相励磁
MODE2	17		High で立ち上がりエッジ Low で立ち上がり・立下りエッジ
CWB	13	モータ回転方向の切替	Low で CW (正回転) High で CCW (逆回転)
RESETB	14	システムリセット Low→High でタイミング図の初期状態 A 相, BB 相励磁を設定する。	Low でリセット動作
ENABLE	15	A, AB, B, BB 出力カットオフし、ENABLE High に復帰後、Low 入力前の励磁タイミングを 継続する。	Low で A, AB, B, BB 出力カットオフ


出力端子

端子名	ピンNo.	機能	機能時の入力条件
FAULT	16	過電流検知、過熱検知のいずれかが動作 した場合のモニタ端子	検知時、Low 出力


備考：具体的動作は、タイミング図を参照すること。

タイミング図

2 相励磁




1-2 相励磁







1-2 相励磁(CWB)




2 相励磁 → 1-2 相励磁への切り替え




1-2 相励磁 (ENABLE)




1-2 相励磁 (CLOCK 固定によるホールド動作)



2 相励磁 (MODE2)




1-2 相励磁 (MODE2)



# STK672-642AN-E

外形図  
unit mm

**SIP19 24.2x14.4**  
CASE 127BA  
ISSUE 0



STK672-642AN-E  
技術資料

1. 入力信号の機能及びタイミング
2. STK672-642AN-E の過電流検知、過熱検知機能
3. STK672-642AN-E のアバランシェエネルギー許容値
4. STK672-642AN-E の HIC 内部損失計算
5. 放熱設計
6. 周囲温度  $T_a$  に対するパッケージ電力損失 PdPK の軽減曲線
7. ステップモータドライバの出力電流経路例 (1-2 相励磁)
8. その他の使用上の注意事項

## 1. 制御入出力端子と機能

### 端子概要

H-IC Pin No.	ピン名称	機能
10	MODE1	励磁モード設定
17	MODE2	
12	CLOCK	外部 CLOCK (モータ回転指令)
13	CWB	モータ軸回転方向設定
14	RESETB	システムリセット
15	ENABLE	モータ電流 OFF
16	FAULT	過電流・過熱検知出力
19	Vref	電流値設定

### 各端子説明

#### 1-1. MODE1,MODE2 (励磁モードの選択)

##### ・機能

励磁選択モード端子(励磁選択は、機能表 7 ページを参照下さい)、CLOCK 入力エッジ選択。モード設定有効タイミング。各出力の動作はタイミング図を参照すること。

##### ・注意

CLOCK 入力の立ち上がりエッジより前後 5 $\mu$ s の間は、MODE 入力を変化させないこと。

#### 1-2. CLOCK (相切り換えクロック)

・入力周波数：DC～20kHz(両エッジ時) DC～50kHz(片エッジ時)

・最少パルス幅：20 $\mu$ sec(両エッジ時) 10 $\mu$ sec(片エッジ時)

・パルス幅 Duty：40%～50%(両エッジ時)

・両エッジ、片エッジ機能

MODE2=1 (High) CLOCK パルスの立ち上がりエッジで励磁相が 1 ステップ毎に移動する。

MODE2=0 (Low) CLOCK パルスの立上りと立下りエッジの両方により交互に 1 ステップ毎に移動する。

#### 1-3. CWB (回転方向設定)

##### ・機能

CWB=0(Low)の場合：CW 方向に回転

CWB=1(High)の場合：CCW 方向に回転

##### ・注意

CLOCK 入力の立ち上がりエッジより前後 6.25 $\mu$ s の間は、CWB 入力を変化させないこと。

各出力の動作はタイミング図を参照すること。

#### 1-4. RESETB (システム全てのリセット)

##### ・機能

リセット信号は HIC 内蔵パワーオンリセット機能と RESETB 端子からなる。

HIC 内部のパワーオンリセット信号で HIC 内部を動作させる場合は HIC14 ピンを V<sub>DD</sub> に接続すること。

#### 1-5. ENABLE (出力 A,AB,B,BB の強制 OFF 制御と H-IC 内部の動作/ホールド状態選択)

##### ・機能

ENABLE=1 の場合：通常動作

ENABLE=0 の場合：モータ電流 OFF となり、励磁ドライブ出力を強制的に OFF にする。

この時、H-IC の内部システムクロックは停止し、リセット入力以外の入力端子が変化しても

H-IC は影響を受けない。また、モータに電流は流れないのでモータ軸はフリーになる。

モータ回転制御用の CLOCK 信号を急激に停止させると、モータ軸が慣性で制御位置より進むことがある。制御位置に停止するには CLOCK 周期が次第に低下する SLOW DOWN 設定が必要である。

CLOCK 入力中に ENABLE=0 とし、その後 ENABLE=1 に復帰後、ENABLE=0 入力前の励磁タイミングを継続する。

#### 1-6. FAULT

##### ・機能

OPEN ドレイン出力である。過電流・過熱いずれかを検知すると Low 出力する。

1-7. Vref (電流設定の基準となる電圧設定)

・機能

入力電圧は、0.14~1.31V の電圧範囲になる。

Vref/4.9 用アンプの出力オフセット電圧が 0V まで制御できないため推奨 Vref 電圧を 0.14V 以上である。

・注意


アナログ入力構成である。

19 ピン端子オープン時、電流増加を防止するため、内部インピーダンス 100kΩ を設計している。

1-8. 入力信号の機能及びタイミング

ドライバの制御 IC は、電源供給時に内部 IC 動作を初期化させるパワーオンリセット機能を備えている。パワーオンリセットは 4V<sub>typ</sub> 設定であり、MOSFET のゲート電圧は 5V±5%仕様であるため、パワーオンリセット時点で出力に電流を通电することはゲート電圧不足で MOSFET に電力ストレスを加える。電力ストレス防止のため、動作電源電圧外となる V<sub>DD</sub><4.75V 状態では ENABLE=Low に設定すること。

また出力タイミングを初期化するため RESETB 端子を使用する場合、CLOCK 入力まで 10μs 以上の時間を設けること。




ENABLE, CLOCK, RESETB 信号の入力タイミング

1-9. 制御部入出力端子の構成


<MODE1, MODE2, CLOCK, CWB, ENABLE, RESETB 入力端子の構成>

入力端子 10, 12, 13, 14, 15, 17 ピン



このドライバの入力端子は、全てシュミット入力対応である。


Tc=25°C での Typ 仕様は下記のようになり、ヒステリシス電圧は 0.3V (VIHa—VILa) となる。



入力電圧仕様は、下記値になります。

VIH=2.5Vmin

VIL=0.8Vmax




## 2. 過電流検知、過熱検知機能

各検知機能は、ラッチ式で動作し出力を OFF させる。出力動作を復帰するには、リセット信号が必要となるため、一旦電源 VDD を OFF し再び電源 VDD ON でパワーオンリセットを加えるか、RESETB=High→Low→High 信号を印加させること。

### 2-1. 過電流検知

モータ焼損時やモータ端子間ショートなどで発生する過電流の検出機能を備えている。過電流検知は、STK672-630AN/-632AN-E では 3.5A<sub>typ</sub>、STK672-640AN/-642AN-E では 5.5A<sub>typ</sub> になる。



過電流検知は、PWM 動作時電流の初期リング部の無検知時間(デットタイム 5.5µs typ)後に動作する。無検知時間とは、IOH を超えても検知しない時間帯である。

### 2-2. 過熱検知

過熱検知は直接半導体素子温度を検出するのではなく、アルミ基板の温度を検知(144°C typ)している。過熱検知は、仕様書で推奨する動作許容範囲で、動作時基板温度 Tc の低下を目的として取り付けられた放熱板がはずれた場合、半導体素子は破壊せずに動作する。しかし推奨外の動作、例として IOHmax を超えて過電流検知が動作する前の電流での動作などは、過熱検知が動作するまで無破壊を保証できない。



3. アバランシェエネルギー許容値

3-1. アバランシェ状態での許容範囲

STK672-6\*\*シリーズのハイブリッド IC を使用して、2 相ステップモータを定電流チョッピング駆動させたとき、STK672-6\*\*シリーズの出力電流 ID、電圧 VDS は、下記図-1 波形となる。




図-1 2 相ステップモータを定電流チョッピング駆動させたときの STK672-6\*\*シリーズの出力電流 ID、電圧 VDS 波形 1

STK672-6\*\*シリーズに内蔵された MOSFET が、定電流チョッピングのため OFF 動作をするとき、ID が上記の波形のように立ち下がる。このとき、出力電圧 VDS は、モータのコイルに発生する電磁誘導で急激に立ち上がる。

急激に立ち上がった電圧は、MOSFET の VDSS で電圧制限がかかる。この VDSS による電圧制限状態は、MOSFET のアバランシェとなる。アバランシェでは、ID が流れその時の単発エネルギーEAVL1 は、式(3-1)で表現される。

$$EAVL1 = VDSS \times IAVL \times 0.5 \times tAVL \dots \dots \dots (3-1)$$

VDSS : 単位 V、IAVL : 単位 A、tAVL : 単位 秒

(3-1)式の係数の 0.5 は、IAVL の三角波を方形波に変換するための定数である。

STK672-6\*\*シリーズの動作は、定電流チョッピング動作であるため、上図の波形の繰り返しとなる。

そこで、定電流チョッピング動作における許容アバランシェエネルギーEAVL の表現は、(3-1)式にチョッピング周波数を乗算したアバランシェ状態の平均電力損失 PAVL の(3-2)式とする。

$$PAVL = VDSS \times IAVL \times 0.5 \times tAVL \times fc \dots \dots \dots (3-2)$$

fc : 単位 Hz (fc は、PWM 周波数 50kHz に設定する。)

VDSS、IAVL、tAVL は、実際に STK672-6\*\*シリーズを動作させ、その動作をオシロスコープで観測したときの値を代入すること。

例 VDSS=110V、IAVL=1A、tAVL=0.2μs ならば、  
 $PAVL = 110 \times 1 \times 0.5 \times 0.2 \times 10^{-6} \times 50 \times 10^3 = 0.55W$   
 となる。 VDSS=110V は、オシロスコープによる実測値である。

アバランシェエネルギーの許容値となる PAVL の許容損失範囲は、図-3 のグラフに表す。アバランシェエネルギーを検討する際、モータを実際に動作させ、その動作波形 ID、VDSS、tAVL をオシロスコープ等にて観測し、(3-2)式の計算結果がアバランシェ動作時の許容範囲であることを確認すること。

## 3-2. アバランシェ状態でない ID,VDSS の動作波形

図-1 では、アバランシェ状態の波形を示したが、実際の動作では、アバランシェにならない場合もある。アバランシェの発生要因は、

- ・モータの相コイルの結合(A相とAB相、B相とBB相との電磁結合)の悪さ
  - ・基板の回路パターンやモータから出るハーネスのリードインダクタンスの増加
  - ・24V から 36V による電源電圧の増加等で図-1 の VDSS、tAVL、IAVL が増加する。
- 上記の要因が少ないと図-1 の波形は、図-2 のようにアバランシェのない波形になる。

図-2 の動作では、アバランシェは発生せず、図-3 PAVL の許容損失範囲を考慮する必要はない。





図-2 2相ステップモータを定電流チョッピング駆動させた時の STK672-6\*\*シリーズの出力電流 ID,電圧 VDS 波形 2

図-3 STK672-642AN-E アバランシェ動作時の許容損失範囲 PAVL-IOH



### 注意

上記動作条件は、2相ステップモータを定電流チョッピング駆動した時の損失である。IOH=0A で 3W 以上印加可能ということで、駆動用の MOSFET のボディダイオードをツェナーダイオードとして使用は避けること。

## 4. STK672-642AN-E の HIC 内部損失計算

STK672-642AN-E の各励磁モードに於ける内部平均電力損失は以下の式から近似して求められる。 ※1

### 4-1. 各励磁モード

各励磁モード

2 相励磁モード

$$2PdAVex = (V_{sat} + V_{df}) \times 0.5 \times \text{CLOCK} \times IOH \times t_2 + 0.5 \times \text{CLOCK} \times IOH \times (V_{sat} \times t_1 + V_{df} \times t_3)$$

1-2 相励磁モード

$$1-2PdAVex = (V_{sat} + V_{df}) \times 0.25 \times \text{CLOCK} \times IOH \times t_2 + 0.25 \times \text{CLOCK} \times IOH \times (V_{sat} \times t_1 + V_{df} \times t_3)$$

モータホールド時

$$\text{HoldPdAVex} = (V_{sat} + V_{df}) \times IOH$$

上記の計算式は 2 相 100% 通電を想定している。

$V_{sat}$  :  $R_{on}$  電圧降下+シャント抵抗の合成電圧

$V_{df}$  : MOSFET のボディダイオード  $V_{df}$ +シャント抵抗の合成電圧 ※1


CLOCK: 入力 CLOCK(CLOCK 端子の入力周波数)

$t_1$ 、 $t_2$ 、 $t_3$  は下図波形に示す。

$t_1$  : 巻線電流が設定電流( $IOH$ )に達する迄の時間

$t_2$  : 定電流制御(PWM)領域の時間

$t_3$  : 相信号が切れて逆起電流が回生消費される迄の時間



$$t_1 = (-L/(R+0.20)) \ln(1 - ((R+0.20)/V_{cc}) \times IOH)$$

$$t_3 = (-L/R) \ln((V_{cc}+0.20)/(IOH \times R + V_{cc}+0.20))$$

$V_{cc}$  : モータ電源電圧(V)

$L$  : モータインダクタンス(H)

$R$  : モータ巻線抵抗( $\Omega$ )

$IOH$  : モータ設定出力電流波高値(A)

各励磁モードの定電流制御時間  $t_2$

2 相励磁モード :  $t_2 = (2 \div \text{CLOCK}) - (t_1 + t_3)$

1-2 相励磁モード :  $t_2 = (3 \div \text{CLOCK}) - t_1$

$V_{sat}$  及び  $V_{df}$  の値は設定電流値  $IOH$  時の  $V_{sat}$  vs.  $IOH$ 、 $V_{df}$  vs.  $IOH$  グラフより代入すること。

そして、求めた HIC 平均電力損失から  $\Delta T_c$  vs.  $P_d$  グラフと比較して放熱板が必要か判断する。

放熱板の設計は、“5. 放熱設計”を参照すること。

上記 HIC 平均電力損失  $PdAV$  は、アバランシェ状態でない損失である。

アバランシェ状態の損失を加算する場合は、上記  $PdAV$  に “STK672-6\*\*アバランシェエネルギーの許容値” の (3-2)式を加算すること(4-2.アバランシェ状態時の平均電力損失  $PAVL$  計算を参照すること)。

尚、ノーフインで使用する場合 HIC の空気対流等の影響で HIC 基板温度  $T_c$  が変化するので必ずセットでの温度上昇確認をおこなうこと。

## STK672-642AN-E

---

### 4-2. アバランシェ状態時の平均電力損失 PAVL 計算

定電流チョッピング動作に於ける許容アバランシェエネルギーEAVLの表現は、(3-1)式にチョッピング周波数を乗算したアバランシェ状態の平均電力損失 PAVL の(3-2)式となる。

$$\text{PAVL} = \text{VDSS} \times \text{IAVL} \times 0.5 \times \text{tAVL} \times \text{fc} \quad \dots\dots\dots (3-2)$$

fc:単位 Hz (fc は、PWM 周波数 50kHz に設定する)




VDSS, IAVL, tAVL は、実際に STK672-6\*\*シリーズを動作させ、その動作をオシロスコープで観測した時の値を代入すること。

各励磁モードで加算する PAVL は 2 相励磁以外において以下の定数を掛けて HIC 内部平均損失式に加算する。

$$\text{1-2 励磁} : \text{PAVL}(1) = 0.7 \times \text{PAVL} \quad \dots\dots\dots (4-1)$$

$$\text{2 相励磁及びモータホールド時} : \text{PAVL}(1) = 1 \times \text{PAVL} \quad \dots\dots\dots (4-2)$$

# STK672-642AN-E



5. 放熱設計

【放熱板を使用しない動作範囲】

HIC（ハイブリッド IC）の動作基板温度を低下させる放熱設計は、HIC の品質向上に効果的である。HIC の放熱板サイズは、HIC 内の平均電力損失 PdAV の大きさにより変化する。PdAV の値は、出力電流の増加とともに増大する。PdAV の算出方法は、技術資料内の“HIC 内部損失計算”を参考にする。実際のモータの動作では、回転時の通電とオフ時間が存在するため、下記図-1 の様な繰り返し動作と仮定して H-IC 内部損失 PdAV を算出する。




図-1 モータ電流のタイミング図

- T1：モータ回転動作時間
- T2：モータホールド動作時
- T3：モータ電流オフ時間

T2 は用途によっては省かれる

T0：繰り返しモータ動作の 1 サイクル時間

IO1, IO2：モータ電流のピーク値

モータ回転時、相電流はモータ巻線構造のためパルス状の＋電流となる。

図-1 は略図であり実際のパルスのオン、オフデューティ波形とは異なる。

図-1 の動作における HIC 内部平均電力損失 Pd は、下記式に従って算出できる。

$$PdAV = (T1 \times P1 + T2 \times P2 + T3 \times 0) \div T0 \quad (I)$$

(P1 : IO1 の PdAV、 P2 : IO2 の PdAV)

(I)式で算出された値が 1.5W 以下で、周囲温度 Ta が 60°C 以下の条件では、放熱板を取り付ける必要はない。放熱板を取り付けない状態での動作基板温度上昇データは、図-2 を参照すること。

【放熱板を使用する場合】

一方 PdAV が増加すれば Tc を低下させるため放熱板を取り付けるが、そのサイズは次の(II)式の  $\theta_{c-a}$  の値と図-3 のグラフから読みとれる。

$$\theta_{c-a} = (T_{cmax} - Ta) \div PdAV \quad (II)$$

Tcmax：最大動作基板温度=105°C  
Ta：HIC の周囲温度

上記の(I), (II)式で放熱設計ができるが、一度セットに HIC を実装し、基板温度 Tc が 105°C 以下であることを確認すること。

上記 HIC 平均電力損失 PdAV は、アバランシェ状態でない損失である。

アバランシェ状態の損失を加算する場合は、上記 PdAV に“STK672-6\*\*アバランシェエネルギーの許容値”の(3-2)式を加算すること。

図-2






図-3





## 6. 周囲温度 $T_a$ に対するパッケージ電力損失 $P_{dPK}$ の軽減曲線]

パッケージ電力損失  $P_{dPK}$  は、放熱板無で許容できる内部平均電力損失  $P_{dAV}$  のことである。  
下記図は、周囲温度  $T_a$  の変動に対し許容できる電力損失  $P_{dPK}$  を表している。  
 $T_a=25^\circ\text{C}$  で 2.8W、 $T_a=60^\circ\text{C}$  ならば 1.5W まで許容可となる。  
\*パッケージの熱抵抗  $\theta_{c-a}$  は、 $28.6^\circ\text{C/W}$  となる。





7. ステップモータドライバの出力電流経路例 (1-2 相励磁)



8. その他の使用上の注意事項

本資料の応用回路例に記述した“注意事項”の他に下記の内容にも使用上ご注意ください。

(1) 動作許容範囲について


本製品の動作は、動作許容範囲内を想定している。動作許容範囲を超える電源電圧、入力電圧が印加された場合、内部制御 IC や MOSFET が過電圧で破壊する可能性がある。動作許容範囲を超える電圧印加モードを想定する場合は、本製品への電源供給を遮断するようにヒューズなどを接続すること。

(2) 入力端子について

入力端子に静電気などで仕様外の過電圧が印加されると、本製品が破壊することがあるので、入力端子へ接続するラインに抵抗を挿入するなどの対策を施すこと。  
100Ω～1kΩの抵抗の挿入が、過電圧により発生する電流を抑制し、破壊防止に効果がある。

(3) 電源コネクタについて

本製品を検査などで動作させる際、誤って電源コネクタのGND部を接続せずモータ用電源Vccを印加した場合、VCC用デカップリングコンデンサC1を経由して、内部制御ICのVDD-GND間の寄生ダイオードに過電流が流れ、制御ICの電源端子部が破壊することがある。  
この場合の破壊防止には、VDD 端子に 10Ω の抵抗を挿入するか、VCC 用デカップリングコンデンサ C1 の GND と VDD 端子にダイオードを接続すること。




(4) 入力信号ラインについて

- ① GND パターン配線による抵抗成分やインダクタンス成分の影響から、GND 電位変動を出来るだけ低減させるためにドライバの実装は IC ソケットを使わず、基板へ直接半田付け実装すること。
- ② 小信号ラインへの電磁誘導によるノイズを低減させるため、モータ出力ライン A(4 ピン)相, AB(5 ピン)相, B(3 ピン)相, BB(1 ピン)相に接近した状態で平行の小信号ライン(センサ信号, 5V または 3.3V 電源による信号ライン)を設計しないこと。
- ③ 本製品の 7, 8, 11 ピンは N.C 端子なので配線を接続しないこと。

(5) 複数のドライバを同一基板に実装する場合について

複数のドライバを実装する時の GND 設計は、他のドライバの GND 電位を安定させるため、ドライバ毎に VCC 用デカップリングコンデンサ C1 を実装すること。下記のような配線がポイントである。



(6) VCC の使用限界について

2相ステップモータドライバの出力 (例として F1) が OFF すると出力電圧 VFB は、対となる F2 の寄生ダイオードに流れる電流で起こる AB 相の逆起電力 eab が、F1 側に誘起されて Vcc の 2 倍以上の電圧になる。これを式で表すと下記ようになる。


$$VFB = VCC + eab$$

$$= VCC + VCC + IOH \times RM + Vdf \quad (1.5V)$$

VCC : モータ電源電圧、IOH : Vref 設定によるモータ電流

Vdf : F2 の寄生ダイオードと電流検出抵抗 R1 による電圧降下、RM : モータの巻き線抵抗値  
上記の式から、VFB がかならず MOSFET の耐圧 100V 未満であることを確認すること。

RM と IOH の仕様により VCC の使用限界が、動作許容範囲の VCC=42V を下回ることがあるためである。



VFB を超える振動電圧は、回路上にない微小コンデンサ C が含まれた LCRM (インダクタンス, コンデンサ, 抵抗, 相互誘導) 振動であり、M がモータ特性に左右されるため、モータ仕様により差異が生じる。また定電流駆動をしない定電圧駆動ならば、VCC ≥ 0V でモータ回転動作は可能である。

ORDERING INFORMATION

Device	Package	Shipping (Qty / Packing)
STK672-642AN-E	SIP-19 (Pb-Free)	20 / Tube

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC's product/patent coverage may be accessed at [www.onsemi.com/site/pdf/Patent-Marking.pdf](http://www.onsemi.com/site/pdf/Patent-Marking.pdf). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

(参考訳)

ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。[www.onsemi.com/site/pdf/Patent-Marking.pdf](http://www.onsemi.com/site/pdf/Patent-Marking.pdf)。SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。

SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。