


I²C アドレス設定可能な自律型 USB タイプ C コントローラー

FUSB301A



Bottom View

X2QFN12 1.6x1.6, 0.4P
CASE 722AD

概要

FUSB301A は、完全自律型のタイプ C コントローラーで、15 W 未満のアプリケーション用に最適化されています。FUSB301A は、Source モード、Sink モード、DRP、アクセサリ検出サポート、デッドバッテリーサポートのための CC ロジック検出を提供します。FUSB301A は設定可能な I²C アドレスを備えており、1つのシステムにおいて複数ポートをサポート可能です。FUSB301A は、超低電力のディセーブルモードと通常動作時の低電力を特徴としています。超薄型、12 リード TMLP パッケージで提供されます。

特長

- 完全自律型タイプ C コントローラーでタイプ C バージョン 1.1 および 1.0 をサポート
- V_{DD} 動作範囲、3.0 V~5.5 V
- 低ディセーブル電力 : I_{CC} = 2.0 μA (最大)
- 低スタンバイ電力 : I_{CC} = 7.0 μA (最大)
- DRP モード、オプションのアクセサリサポート付
- I²C アドレス設定可能
- Try.SNK と Try.SRC のサポート機能
- デッドバッテリーサポート (内部電源がない場合の SINK サポート)
- 2 kV HBM ESD 保護
- 小型パッケージ、12 リードTMLP (1.6 mm x 1.6 mm x 0.375 mm)

アプリケーション

- スマートフォン
- タブレット
- ノートパソコン
- ポータブルアプリケーション




図 1. 応用回路例

FUSB301A

注文情報

製品名	トップマーク	動作温度範囲	パッケージ	梱包†
FUSB301A	NX	-40 to 85°C	12 リード超薄型モールドドリードレスパッケージ (TMLP) 1.6 mm × 1.6 mm × 0.375 mm	テープ・リール

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, [BRD8011/D](#).

ブロック図




図 2. ブロック

端子配置




図 3. 端子割り当て (上面からの透視図)

FUSB301A

端子構成

端子番号	名前	種類	概要
USB Type-C コネクタインターフェース			
1, 2	CC1, CC2	I/O	タイプ C 設定チャンネル
4	VBUS	入力	脱着検出用の VBUS 入力ピン
10	GND	グラウンド	グラウンド
電源インターフェース			
12	VDD	電源	入力電源
信号インターフェース			
8	SCL	入力	I ² C マスター接続用 I ² C シリアルクロック信号
7	SDA	オープン ドレイン I/O	I ² C マスター接続用 I ² C シリアルデータ信号
6	INT_N	オープン ドレイン出力	アクティブローオープンドレイン出力（割り込み）：プロセッサに I ² C レジスタビットを読ませるために使用します
9	ID	オープン ドレイン出力	接続されたデバイスが Source あるいは Sink のどちらであるかを検出します。ID ピンはプロセッサ上の USB 2.0 入力とのインターフェースに用いることが可能です。
5	I2CADDR	入力	2 台のデバイスのアドレスが衝突するシステムにおいて、複数のアドレスを使用するために I ² C アドレスのビット 3 を変更する目的で使用します
3	NC1	NC	未使用 - グラウンドまたはフロート
11	NC2	NC	未使用 - グラウンドまたはフロート

デッドバッテリー

FUSB301A に電源を印加せずに Source デバイスに接続されると、Source は接続ケーブル経由で CC ラインをプルアップします。FUSB301A はそれに反応し、Source が接続を検出して VBUS をオンにできる範囲まで、CC 電圧を引き下げます。

電源入力、初期化およびリセット、割り込み操作

電源を初めて印加すると、FUSB301A は全ての割り込みをマスクした状態で、Sink モードにて起動します。ローカルプロセッサは FUSB301A を所望のモードに設定し、グローバル割り込みマスクビット、INT_MASK をクリアする必要があります。INT_N ピンはアクティブローのオープンドレイン出力です。このピンは FUSB301A に割り込みが発生しており、対処する必要があることをホストプロセッサに通知します。INT_N ピンは電源投入あるいはデバイスリセット後、デフォルトでハイインピーダンスにされ

ます。また、グローバル割り込みマスク（制御レジスタ内の INT_MASK）はセットされます。INT_MASK がローカルプロセッサによりクリアされた後、INT_N ピンは将来の割り込みに備えてハイインピーダンスの状態を保ちます。割り込みイベントが発生すると、INT_N はローに駆動され、プロセッサが割り込みレジスタをリードして割り込みをクリアすると、再びハイインピーダンス状態に戻ります。初期の電源投入あるいはリセットの後、システムに電源が既に印加された状態でプロセッサがグローバル割り込みマスクビットに「1」を書き込むと、INT_N ピンはハイインピーダンス状態に留まり、グローバル割り込みマスクビットがクリアされるまで全ての割り込みを無視します。グローバル割り込みマスクビットがセットされた状態で、通常は割り込みを起こすイベントが発生すると、グローバル割り込みマスクがクリアされた瞬間に INT_N はローになります。

表 1. ID ピン真理値表

Type レジスタ (h12, ビット 4)	概要	ID
SINK = b0	SINK 未検出	ハイインピーダンス（デフォルト）
SINK = b1	SINK 検出済	ロー

FUSB301A

絶対最大定格

記号	パラメーター		最小	最大	単位
V _{DD}	V _{DD} からの電源電圧		-0.5	6.0	V
V _{BUS}	VBUS 電源電圧		-0.5	28	V
V _{CC_HDDR}	ホスト、デバイス、デュアルロールポートとして設定された場合の CC ピン		-0.5	6.0	V
T _{STORAGE}	保存温度範囲		-65	+150	°C
T _J	最大接合部温度			+150	°C
T _L	リード温度 (はんだ付け、10 秒)			+260	°C
ESD	IEC 6100-4-2 システム ESD	コネクタピン (VBUS, CC1 & CC2)	空隙	15	kV
			接触	8	
	HBM (人体モデル)、JEDEC JESD22-A114	コネクタピン (VBUS, CC1 & CC2)		4	
		その他		2	
チャージデバイスモデル、JEDEC LESD22-C101	すべてのピン		1		

絶対最大定格を超えるストレスはデバイスに損傷を与える可能性があります。推奨動作条件を超えると装置が機能しないまたは動作しない可能性があり、これらのレベルまでパーツにストレスを与えることは推奨されません。加えて、推奨動作条件を超えた長期間のストレスは、デバイスの信頼性に影響を与える可能性があります。絶対最大定格はストレスの許容範囲についてのみ設定されています。

推奨動作条件

推奨動作条件表には、デバイスの実際の動作条件が定義されています。推奨動作条件は、最適な動作を確実にするために指定されています。フェアチャイルドでは、これらの条件以外での使用や、絶対最大定格に合わせて設計することを推奨しません。

記号	パラメーター	最小	標準	最大	単位
V _{BUS}	VBUS 電源電圧	3.7	5.0	21	V
V _{DD}	電源電圧	2.8 ⁽¹⁾	3.3	5.5	V
T _A	動作温度	-40		+85	°C

1. この対象は機能動作のみであり、以降の電気仕様全てにおける下限を示すものではありません。全ての電気特性は最低 3 V の動作電圧を必要とします。

DC および過渡特性

特に記載のない限り：T_A および T_J 推奨温度範囲。特に記載のない限り、全ての通常値は T_A = 25°C および V_{DD} = 3.3 V における値です。

記号	パラメーター	T _A = -40 ~ 85°C T _J = -40 ~ 125°C			単位
		最小	標準	最大	
タイプ C 固有のパラメーター					
I _{80_CCX}	Source : 80 μA CC 電流 (デフォルト) HOST_CUR1 = 0, HOST_CUR0 = 1	64	80	96	μA
I _{180_CCX}	Source : 180 μA CC 電流 (1.5 A) HOST_CUR1 = 1, HOST_CUR0 = 0	166	180	194	μA
I _{330_CCX}	Source : 330 μA CC 電流 (3 A) HOST_CUR1 = 1, HOST_CUR0 = 1	304	330	356	μA
V _{SNKDB}	全プルアップの Source 負荷条件におけるデッドバッテリー時の SINK プルダウン電圧			2.18	V
R _{DEVICE}	V _{DD} が動作範囲内の時のデバイスプルダウン抵抗	4.6	5.1	5.6	kΩ
z _{OPEN}	ディセーブルステートの CC 抵抗	126			kΩ
v _{Ra-SRCdef}	VBUS にデフォルト電流で Source の際の、CC ピンの Ra 検出しきい値	0.15	0.20	0.25	V
v _{Ra-SRC1.5A}	VBUS に 1.5 A で Source の際の、CC ピンの Ra 検出しきい値	0.35	0.40	0.45	V

FUSB301A

DC および過渡特性

特に記載のない限り：T_A および T_J 推奨温度範囲。特に記載のない限り、全ての通常値は T_A = 25°C および V_{DD} = 3.3 V における値です。

記号	パラメーター	T _A = -40 ~ 85°C T _J = -40 ~ 125°C			単位
		最小	標準	最大	
vRa-SRC3A	VBUS に 3 A で Source の際の、CC ピンの Ra 検出しきい値	0.75	0.80	0.85	V
vRd-SRCdef	デフォルト電流の際の、Source の Rd 検出しきい値 (HOST_CUR1/0 = 01)	1.50	1.60	1.65	V
vRd-SRC1.5A	1.5 A の際の、Source の Rd 検出しきい値 (HOST_CUR1/0 = 10)	1.50	1.60	1.65	V
vRd-SRC3A	3 A の際の、Source の Rd 検出しきい値 (HOST_CUR1/0 = 11)	2.45	2.60	2.75	V
vRa-SNK	Sink 時の、CC ピンの Ra 検出しきい値	0.15	0.20	0.25	V
vRd-def	Sink 時の、デフォルト電流の Rd 検出しきい値	0.61	0.66	0.70	V
vRd-1.5A	Sink 時の、1.5 A の Rd 検出しきい値	1.16	1.23	1.31	V
vRd-3.0A	Sink 時の、3 A の Rd 検出しきい値	2.04	2.11	2.18	V
vVBUSthr	I_VBUSOK 割り込みがトリガーされる VBUS しきい値			3.7	V

消費電流

記号	パラメーター	V _{DD} (V)	条件	T _A = -40 ~ 85°C T _J = -40 ~ 125°C			単位
				最小	標準	最大	
ldisable	ディセーブル時の電流	3.0 ~ 5.5	ディセーブル状態		0.35	2.0	μA
lstby	Unattached Sink (未接続・Sink)	3.0 ~ 5.5	何も接続されていません		3.5	7.0	μA
	Unattached Sink (未接続・Sink) + Acc, Source + Acc, または DRP		何も接続されず、内部でトグルされています		5	20	μA
lattach	接続時電流 (ホスト電流除く)	3.0 ~ 5.5	Sink として接続		5	15	μA
			Source として接続		10	15	μA

タイミングパラメータ

Symbol 記号	パラメーター	T _A = -40 ~ 85°C T _J = -40 ~ 125°C			単位
		最小	標準	最大	
tCCDebounce	CC のデバウンス時間 (Source またはアクセサリ)	100	150	200	ms
	CC のデバウンス時間 (Sink)	63	75	87	ms
tPDDebounce	CC 取り外し検出のデバウンス時間	10	15	20	ms
tAccDetect	AudioAccessory (オーディオアクセサリ) または DebugAccessory (デバッグアクセサリ) が接続されたことを検出する際のデバウンス時間	50	100	200	ms
tErrorRecovery	ERROR_REC ビット経由あるいはモード変更によって ErrorRecovery (エラー回復) 状態に送られた際、そこに留まる時間	25	50	100	ms
tVBUSondeb	信号 VBUS への Sink として機能している際の VBUS 検出デバウンス時間	0.167	0.200	0.375	ms
tVBUSoffdeb	信号 VBUS への Sink としての機能が除去された際の VBUS 検出デバウンス時間	10	15	20	ms

FUSB301A

タイミングパラメータ

Symbol 記号	パラメーター	T _A = -40 ~ 85°C T _J = -40 ~ 125°C			単位	
		最小	標準	最大		
tDRPToggle1	DRP 動作時に、Unattached.Source (未接続・Source) 状態へ移行する前に Unattached.Sink (未接続・Sink) に留まる時間	DRPROGGLE = 00	35		70	ms
		DRPROGGLE = 01	30		60	
		DRPROGGLE = 10	25		50	
		DRPROGGLE = 11	20		40	
tDRPToggle2	DRP 動作時に、Unattached.Sink (未接続・Sink) 状態へ移行する前に Unattached.Source (未接続・Source) に留まる時間	DRPROGGLE = 00	15		30	ms
		DRPROGGLE = 01	20		40	
		DRPROGGLE = 10	25		50	
		DRPROGGLE = 11	30		60	

IO仕様

Symbol 記号	パラメーター	V _{DD} (V)	条件	T _A = -40 ~ 85°C T _J = -40 ~ 125°C			単位
				最小	標準	最大	
ホストインターフェースピン (ID)							
V _{OLID}	ロー出力電圧	3.0 ~ 5.5	I _{OL} = 4 mA			0.4	V
ホストインターフェースピン (I2CADDR)							
V _{ILADDR}	ローレベル入力電圧	3.0 ~ 5.5				0.3V _{DD}	V
V _{IHADDR}	ハイレベル入力電圧	3.0 ~ 5.5		0.7V _{DD}			V
ホストインターフェースピン (INT_N)							
V _{OLINTN}	ロー出力電圧	3.0 ~ 5.5	I _{OL} = 4 mA			0.4	V
I ² C インターフェース端子 - 高速モード SDA, SCL							
V _{ILI2C}	ローレベル入力電圧	3.0 ~ 5.5				0.4	V
V _{IHI2C}	ハイレベル入力電圧	3.0 ~ 5.5		1.2			V
V _{HYS}	シュミットトリガ入力のヒステリシス	3.0 ~ 5.5		0.2			V
I _{I2C}	SDA および SCL ピンの入力電流	3.0 ~ 5.5	入力電圧 0.26 V ~ 2 V	-10		10	μA
I _{CCTI2C}	SDA または SCL が HIGH の場合の VDD 電流	3.0 ~ 5.5	入力電圧 1.8 V			10	μA
V _{OLSDA}	3 mA Sink 電流 (オープンドレイン) におけるローレベル出力電圧	3.0 ~ 5.5		0		0.3	V
C _I	各 I/O ピンの容量 ⁽²⁾	3.0 ~ 5.5				10	pF

2. 設計保証とします。出荷時検査は行っていません。

高速モード I²C 仕様 ⁽³⁾ (図 4 参照)

Symbol 記号	パラメーター	高速モード		単位
		最小	最大	
f _{SCL}	I ² C_SCL クロック周波数	0	400	kHz
t _{HD;STA}	ホールド時間 (繰り返し) 開始条件	0.6		μs
t _{LOW}	ロー期間、I ² C_SCL クロック	1.3		μs
t _{HIGH}	ハイ期間、I ² C_SCL クロック	0.6		μs
t _{SU;STA}	繰り返し開始条件のセットアップ時間	0.6		μs
t _{HD;DAT}	データホールド時間	0	0.9	μs
t _{SU;DAT}	データセットアップ時間 ⁽⁴⁾	100		ns
t _r	I ² C_SDA および I ² C_SCL 信号の立ち上がり時間 ⁽⁵⁾	20*(V _{DD} /5.5V)	250	ns
t _f	I ² C_SDA および I ² C_SCL 信号の立ち下がり時間 ⁽⁵⁾	20*(V _{DD} /5.5V)	250	ns
t _{SU;STO}	停止条件のセットアップ時間	0.6		μs
t _{BUF}	停止条件と開始条件間の BUS フリー時間	1.3		μs
t _{SP}	入力フィルターが抑止する必要があるスパイクのパルス幅	0	50	ns

- 設計保証とします。出荷時検査は行っていません
- 高速モード I²C バスデバイスは標準モード I²C バスシステムにて用いることは可能ですが、t_{SU;DAT} ≥ 250 ns の要求仕様を満たす必要があります。これは、デバイスが I²C_SCL 信号のロー期間を延長しない場合、自動的に適用されます。そうしたデバイスが I²C_SCL のロー期間を延長する場合、I²C_SDA ラインがリリースされる1250 ns (t_{r_max} + t_{SU;DAT} = 1000 + 250 = 1250 ns、標準モード I²C バス仕様に基づく) 前に、次のデータビットを I²C_SCL ラインに出力する必要があります。
- C_b は単一バスラインの合計容量を pF で示します。高速デバイスと混合される場合、I²C 仕様に従い、より高速な立下り時間が可能となります。





図 4. I²C バス上のフルスピードモードデバイスのタイミング定義

I²C インターフェース

FUSB301A はフル I²C スレーブコントローラーを内蔵します。I²C スレーブは I²C のバージョン 6 の


要件に適合しています。このブロックは高速モード向けに設計されています。I²C ライト/リードシーケンスの例を、それぞれ図 5 と図 6 に示します。



NOTE: Single Byte read is initiated by Master with P immediately following first data byte.

図 5. I²C ライト例

FUSB301A



NOTE: If Register is not specified Master will begin read from current register. In this case only sequence showing in Red bracket is needed.

図 6. I²C ライト例

I²C アドレス

I2CADDR ビットがハイあるいはローのいずれであるかは、表 2 に示されるスレーブアドレスのビット 3 に示されています。

表 2. FUSB301A I²C スレーブアドレス

名前	サイズ (ビット)	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
スレーブアドレス	8	0	1	0	0	I2CADDR	0	1	R/W

レジスタ定義

表 3. レジスタマップ

アドレス	レジスタ名	種類	RST Val	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
0x01	デバイス ID	RO	12	バージョン ID [7:4]				改定 ID [3:0]			
0x02	モード	R/W	04			DRP+ACC	DRP	Sink+ACC	Sink	Source+ACC	Source
0x03	制御	R/W	03	DRPTOGGLE					HOST_CUR1	HOST_CUR0	INT_MASK
0x04	マニュアル	W/C	00					UNATT_SNK	UNATT_SRC	DISABLED	ERROR_REC
0x05	リセット	W/C	00								SW_RES
0x06-0x0F	予約	X	xx	使用しないでください							
0x10	マスク	R/W	00					M_ACC_CH	M_BC_LVL	M_DETACH	M_ATTACH
0x11	ステータス	RO	00			ORIENT1	ORIENT0	VBUSOK	BC_LVL1	BC_LVL0	ATTACH
0x12	種類	RO	00				Sink	Source		DEBUGACC	AUDIOACC
0x13	割り込み	R/C	00					I_ACC_CH	I_BC_LVL	I_DETACH	I_ATTACH
0x14-0x1F	予約	X	xx	使用しないでください							

6. 空白のレジスタを使用しないでください

7. 未定義のレジスタからリードされた値は無効です。未定義のレジスタヘライトしないでください。

FUSB301A

表 4. デバイス ID

アドレス : 01h
リセット値 : 0x0001_0010
種類 : リードオンリー

ビット番号	名前	サイズ (ビット)	概要
7:4	バージョン ID	4	Trim などの形式に基づくデバイスのバージョン ID A_[Version ID]: 0001 (FUSB301ATMX)
3:0	改定 ID	4	各バージョンの改定履歴 [Revision ID]_revC: 0010

表 5. モード

アドレス : 02h
リセット値 : 0x0000_0100
種類 : リード/ライト

ビット番号	名前	サイズ (ビット)	概要
7:6	予約	2	使用しないでください
5	DRP+ACC	1	1: デバイスをアクセサリサポート付きのデュアルロールポート (DRP) として設定する
4	DRP	1	1: デバイスをアクセサリサポート無しのデュアルロールポート (DRP) として設定する
3	Sink+ACC	1	1: デバイスをアクセサリサポート付きの Sink として設定する
2	Sink	1	1: デバイスをアクセサリサポート無しの Sink として設定する
1	Source+ACC	1	1: デバイスをアクセサリサポート付きの Source として設定する
0	Source	1	1: デバイスをアクセサリサポート無しの Source として設定する

表 6. 制御

アドレス : 03h
リセット値 : 0xXX00_X011
種類 : リード/ライト

ビット番号	名前	サイズ (ビット)	概要
7:6	予約	2	使用しないでください
5:4	DRPTOGGLE	2	Unattached.Sink (未アタッチ・Sink) ステートと Unattached.SOURCE (未アタッチ・Source) ステートの間で異なるタイミングを選択します。 00 : Unattached.Sink (未アタッチ・Sink) を最低 35 ms、 Unattached.SOURCE (未アタッチ・Source) を最低 15 ms 01 : Unattached.Sink (未アタッチ・Sink) を最低 30 ms、 Unattached.SOURCE (未アタッチ・Source) を最低 20 ms 10 : Unattached.Sink (未アタッチ・Sink) を最低 25 ms、 Unattached.SOURCE (未アタッチ・Source) を最低 25 ms 11 : Unattached.Sink (未アタッチ・Sink) を最低 20 ms、 Unattached.SOURCE (未アタッチ・Source) を最低 30 ms
3	予約	1	使用しないでください
2:1	HOST_CUR [1:0]	2	1: デバイスが Source として有効にされた際にプルアップ電流を制御します 00: 電流なし 01 : 80 μA - デフォルト USB 電力 10 : 180 μ A - 中電流モード: 1.5 A 11 : 330 μ A - 高電流モード: 3 A
0	INT_MASK	1	1: 全ての割り込みをマスクするグローバル割り込みマスク

FUSB301A

表 7. 手動⁽⁸⁾

アドレス : 04h
リセット値 : 0×XXXX_0000
種類 : ライト/クリア

ビット番号	名前	サイズ (ビット)	概要
7:4	予約	4	使用しないでください
3	UNATT_SINK	1	1: タイプ C 仕様に定義されている通り、デバイスを Unattached.Sink (未アタッチ・Sink) ステートにします
2	UNATT_SOURCE	1	1: タイプ C 仕様に定義されている通り、デバイスを Unattached.Source (未アタッチ・Source) ステートにします
1	無効 ⁽⁹⁾	1	1: タイプ C 仕様に定義されている通り、デバイスをディセーブルステートにします
0		1	1: タイプ C 仕様に定義されている通り、デバイスを ErrorRecovery (エラー回復) ステートにします

8. 複数のビットが同時に「b1」にセットされる場合、優先順位が適用されます。第一優先は DISABLED、第二優先は ERROR_REC、第三優先は UNATT_SOURCE 最後は UNATT_SINK です。優先度の最も高いビットの値が選択され、残り全てのビットは自動的にクリアされます。
9. DISABLED ビットは手動でクリアする必要があります。

表 8. リセット

アドレス : 05h
リセット値 : 0×XXXX_XXX0
種類 : ライト/クリア

ビット番号	名前	サイズ (ビット)	概要
7:6	予約	7	使用しないでください
0	SW_RES	1	1: システムおよび I2C レジスタをリセットします。

表 9. マスク

アドレス : 10h
リセット値 : 0×XXXX_0000
種類 : リード/ライト

ビット番号	名前	サイズ (ビット)	概要
7:4	予約	4	使用しないでください
3	M_ACC_CH	1	1: Accessory Present (アクセサリ検出済) から Attached Accessory (アタッチされたアクセサリ) への変更をマスクします
2	M_BC_LVL	1	1: I_BC_LVL 割り込みビット内の変更をマスクします
1	M_DETACH	1	1: I_DETACH 割り込みビットをマスクします
0	M_ATTACH	1	1: I_ATTACH 割り込みビット内の変更をマスクします

表 10. ステータス

アドレス : 11h
リセット値 : 0×XX00_0000
種類 : リード

ビット番号	名前	サイズ (ビット)	概要
7:6	予約	2	使用しないでください
5:4	ORIENT[1:0]	2	どの CCx ピンへ CC ケーブルが接続されているかのステータスを示します 11: 検出中に障害が発生しました 10: ケーブル CC は CC2 ピンを通じて接続されています 01: ケーブル CC は CC1 ピンを通じて接続されています 00: 無接続または未解決の接続が検出されました
3	VBUSOK	1	1: VBUS が有効な範囲に収まっていることを示すステータスビットです

FUSB301A

表 10. ステータス

アドレス : 11h
リセット値 : 0×XX00_0000
種類 : リード

ビット番号	名前	サイズ (ビット)	概要
2:1	BC_LVL[1:0]	2	CC ライン上の現在のアドバタイズメントを検出するしきい値 00 : Ra または未アタッチの Sink 01 : Sink デフォルト電流のアドバタイズメントの Rd しきい値 10 : Sink 1.5 A 電流のアドバタイズメントの Rd しきい値 11 : Sink 3 A 電流のアドバタイズメントの Rd しきい値
0	ATTACH	1	1 : Type (種類) レジスタに示されるデバイスまたはアクセサリにアタッチされています

表 11. 種類


アドレス : 12h
リセット値 : 0×XXX0_0X00
種類 : リード

ビット番号	名前	サイズ (ビット)	概要
7:5	予約	3	使用しないでください
4	Sink	1	1 : Sink が検出されたことを示します
3	Source	1	1 : Source が検出されたことを示します
2	予約	1	使用しないでください
1	DEBUGACC	1	1 : デバッグアクセサリが検出されたことを示します
0	AUDIOACC	1	1 : オーディオアクセサリが検出されたことを示します

表 12. INTERRUPT0


アドレス : 13h
リセット値 : 0×XXXX_X000
種類 : ライト/クリア

ビット番号	名前	サイズ (ビット)	概要
7:4	予約	4	使用しないでください
3	I_ACC_CH	1	1 : Accessory Present (アクセサリ検出) から Audio Accessory (オーディオアクセサリ) あるいは Debug Accessory (デバッグアクセサリ) へ変化した際に、割り込みフラグが立てられます
2	I_BC_LVL	1	1 : BC_LVL にてアドバタイズされた電流レベルに変化が生じた際に、割り込みフラグが立てられます
1	I_DETACH	1	1 : デバイスまたはアクセサリがデタッチされた際に、割り込みフラグが立てられます
0	I_ATTACH	1	1 : 種類レジスタにて指定された種類のデバイスまたはアクセサリがアタッチされた際に、割り込みフラグが立てられます




X2QFN12 1.60x1.60x0.37, 0.40P
CASE 722AD
ISSUE A


DATE 15 NOV 2023



TOP VIEW




SIDE VIEW



BOTTOM VIEW


NOTES:

1. DIMENSIONS AND TOLERANCING AS PER ASME Y14.5M, 2018.
2. CONTROLLING DIMENSION: MILLIMETERS.



DETAIL "A"
SCALE 2:1

DIM	MILLIMETERS		
	MIN.	NOM.	MAX.
A	0.34	0.37	0.40
b	0.15	0.20	0.25
D	1.60 BSC		
E	1.60 BSC		
e	0.40 BSC		
L	0.25	0.30	0.35
L1	0.10 (REF)		
M	45° (REF)		



RECOMMENDED
MOUNTING FOOTPRINT

*FOR ADDITIONAL INFORMATION ON OUR PB-FREE STRATEGY AND SOLDERING DETAILS, PLEASE DOWNLOAD THE ON SEMICONDUCTOR SOLDERING AND MOUNTING TECHNIQUES REFERENCES MANUAL, SOLDERRM/D.

DOCUMENT NUMBER:	98AON13693G	Electronic versions are uncontrolled except when accessed directly from the Document Repository. Printed versions are uncontrolled except when stamped "CONTROLLED COPY" in red.
DESCRIPTION:	X2QFN12 1.60x1.60x0.37, 0.40P	PAGE 1 OF 1

onsemi and ONSEMI are trademarks of Semiconductor Components Industries, LLC dba onsemi or its subsidiaries in the United States and/or other countries. onsemi reserves the right to make changes without further notice to any products herein. onsemi makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does onsemi assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. onsemi does not convey any license under its patent rights nor the rights of others.

onsemi, **Onsemi**, and other names, marks, and brands are registered and/or common law trademarks of Semiconductor Components Industries, LLC dba "**onsemi**" or its affiliates and/or subsidiaries in the United States and/or other countries. **onsemi** owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of **onsemi**'s product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. **onsemi** reserves the right to make changes at any time to any products or information herein, without notice. The information herein is provided "as-is" and **onsemi** makes no warranty, representation or guarantee regarding the accuracy of the information, product features, availability, functionality, or suitability of its products for any particular purpose, nor does **onsemi** assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using **onsemi** products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information provided by **onsemi**. "Typical" parameters which may be provided in **onsemi** data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. **onsemi** does not convey any license under any of its intellectual property rights nor the rights of others. **onsemi** products are not designed, intended, or authorized for use as a critical component in life support systems or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should Buyer purchase or use **onsemi** products for any such unintended or unauthorized application, Buyer shall indemnify and hold **onsemi** and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that **onsemi** was negligent regarding the design or manufacture of the part. **onsemi** is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

ADDITIONAL INFORMATION

TECHNICAL PUBLICATIONS:

Technical Library: www.onsemi.com/design/resources/technical-documentation
onsemi Website: www.onsemi.com

ONLINE SUPPORT: www.onsemi.com/support

For additional information, please contact your local Sales Representative at www.onsemi.com/support/sales

