



























































































## LC88FC3H0A

パワーオンリセット特性/ $T_a=-40\sim+85^{\circ}\text{C}$ ,  $V_{SS1}=V_{SS2}=V_{SS3}=V_{SS4}=0\text{V}$

項目	記号	適用端子 ・備考	条件	規格				
				オプション 設定電圧	min	typ	max	unit
POR 解除電圧	PORRL		オプション選択 (注 8-1)	2.57V	2.47	2.57	2.72	V
				2.87V	2.77	2.87	3.02	
検知電圧不定 領域	POUKS		図 10 参照 (注 8-2)			0.7	0.95	
電源立ち上り 時間	PORIS		VDD=0V~1.6V までの 電源立ち上り時間				100	ms

(注 8-1) 低電圧検知リセットを非選択時に POR 解除電圧を 2 つのレベルから選択することが出来る。

(注 8-2) パワーオンリセットはトランジスタが駆動始めるまでの期間不定領域が存在する。

低電圧検出リセット (LVD) 特性/ $T_a=-40\sim+85^{\circ}\text{C}$ ,  $V_{SS1}=V_{SS2}=V_{SS3}=V_{SS4}=0\text{V}$

項目	記号	適用端子 ・備考	条件	規格				
				オプション 設定電圧	min	typ	max	unit
LVD リセット電圧 (注 9-1)	LVDET		オプション選択 図 11 参照	2.81V	1	2.81	2.96	V
LVD 検知電圧 ヒステリシス	L VHYS		(注 9-2)	2.81V		60		mV
検知電圧不定領域	LVUKS		図 11 参照 (注 9-3)			1.7	0.95	V
低電圧最小検知幅 (応答感度)	TLVDW		LVDET-0.5V 図 12 参照		0.2			ms

(注 9-1) ヒステリシス電圧は LVD リセット電圧の規格値には含まない。

(注 9-2) ポートに出力変化や大電流を流すと LVD リセット電圧の規格値を超える場合があります。


(注 9-3) 低電圧検知リセットはトランジスタが駆動始めるまでの期間不定領域が存在する。

## LC88FC3H0A

### 電源端子条件 1 ( $V_{DD1}$ , $V_{SS1}$ )

$V_{DD1} \sim V_{SS1}$  端子間には、以下の条件を満たすようなコンデンサを挿入すること。


- $V_{DD1}$ ,  $V_{SS1}$  端子から各コンデンサ  $C1$ ,  $C2$  間までの配線長は、できるだけ等しく ( $L1=L1'$ ,  $L2=L2'$ ) かつ最短にすること。
- コンデンサは大容量のもの  $C1$  と小容量のもの  $C2$  を並列に挿入すること。  
 $C2$  については  $0.1\mu\text{F}$  以上のコンデンサを実装すること。
- $V_{DD1}$ ,  $V_{SS1}$  の各パターンは、他のものより太くすること。



### 電源端子条件 2 ( $V_{DD2,3,4}$ , $V_{SS2,3,4}$ )

$V_{DD2,3,4} \sim V_{SS2,3,4}$  端子間には、以下の条件を満たすようなコンデンサを挿入すること。

- $V_{DD2,3,4}$ ,  $V_{SS2,3,4}$  端子から各コンデンサ  $C3$  間までの配線長は、できるだけ等しく ( $L3=L3'$ ) かつ最短にすること。
- コンデンサ  $C3$  については  $0.1\mu\text{F}$  以上のコンデンサを実装すること。
- $V_{DD2,3,4}$ ,  $V_{SS2,3,4}$  の各パターンは、他のものより太くすること。



メイン・システム・クロック発振回路特性例

メイン・システム・クロック発振回路特性例は、当社指定の発振特性評価用基板を用いて、発振子メーカーによって安定に発振することを確認した回路定数と、この回路定数を外付けしたときの特性例である。

表1 セラミック発振子を使用したメイン・システム・クロック発振回路特性例

公称周波数	メーカー名	発振子名	回路定数				動作電圧範囲 [V]	発振安定時間		備考
			C3 [pF]	C4 [pF]	Rf [Ω]	Rd2 [Ω]		typ [ms]	max [ms]	
10MHz	村田製作所	CSTCE10M0G52-R0	(10)	(10)	OPEN	680	2.2~3.6	0.02	0.2	C1, C2 内蔵品
		CSTLS10M0G53-B0	(15)	(15)	OPEN	680	2.2~3.6	0.02	0.2	C1, C2 内蔵品

発振安定時間は、V<sub>DD</sub> が動作電圧下限を上回ってから、発振が安定するまでに必要な時間である。(図4参照)

サブ・システム・クロック発振回路特性例

サブ・システム・クロック発振回路特性例は、当社指定の発振特性評価用基板を用いて、発振子メーカーによって安定に発振することを確認した回路定数と、この回路定数を外付けしたときの特性例である。

表2 水晶発振子を使用したサブ・システム・クロック発振回路特性例

公称周波数	メーカー名	発振子名	回路定数				動作電圧範囲 [V]	発振安定時間		備考
			C3 [pF]	C4 [pF]	Rf2 [Ω]	Rd2 [Ω]		typ [s]	max [s]	
32.768kHz	EPSON TOYOCOM	MC-306	9	9	OPEN	330K	2.2~3.6	1.0	3.0	CL=7.0pF

発振安定時間は、サブクロック発振回路を開始させる命令を実行後、発振が安定するまでに必要な時間と、HOLDモードを解除後、発振が安定するまでに必要な時間である。(図4参照)

注意：回路パターンに影響を受けるので、発振に関わる部品はできるだけパターン長を伸ばさないように近くに配置すること。




図1 CF 発振回路




図2 XT 発振回路






図3 AC タイミング測定点

# LC88FC3H0A




リセット時間と発振安定時間



HOLD 解除と発振安定時間


図4 発振安定時間

# LC88FC3H0A



(注意)  
電源の立ち上がり時はリセットがかかっていること、電源が安定してから、 $10\mu\text{s}$ の期間リセットがかかるように  $C_{RES}$ ,  $R_{RES}$  の値を決めること。

図5 リセット回路



\* 備考 : DIx, DOx は、最終通信ビットを示し、x=0 ~ 32768

図6 シリアル入出力波形

# LC88FC3H0A





図7 パルス入力タイミング波形



- S : スタートコンディション
- P : ストップコンディション
- Sr : リスタートコンディション

図8 I<sup>2</sup>C タイミング




図9 FILT 推奨回路

※ PLLを動作開始させた後、最低 50ms の発振安定時間を取ること。

# LC88FC3H0A




図 10 POR のみ (LVD 非選択) の動作波形例 (リセット端子：プルアップ抵抗  $R_{RES}$  のみ)

- POR は  $V_{SS}$  レベルから電源を立ち上げた時のみリセットが発生する。
- (a)のように電源が  $V_{SS}$  レベルまで下がらない状態で電源が再投入された場合には、安定したリセットはかからない。このケースが想定される場合には、下記のように LVD 機能を併用するか外付けにリセット回路を構成すること。
- (b)のように電源が  $V_{SS}$  レベルまで十分下がり、その状態が  $100\mu s$  以上保持されてから電源が再投入された場合のみリセットがかかる。




図 11 POR+LVD 選択時の動作波形例 (リセット端子：プルアップ抵抗  $R_{RES}$  のみ)

- 電源投入時と電源低下時ともにリセットがかかる。
- LVD には検知レベル付近でリセット解除/突入を繰り返さないようヒステリシス幅 (LVHYS) がある。




図 12 低電圧最小検知幅（電源瞬停・電源変動波形）

**ORDERING INFORMATION**

Device	Package	Shipping (Qty / Packing)
LC88FC3H0AUTJ-2H	TQFP 100, 14x14 (Pb-Free / Halogen Free)	900 / Tray JEDEC

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC) or its subsidiaries in the United States and/or other countries. SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC's product/patent coverage may be accessed at [www.onsemi.com/site/pdf/Patent-Marking.pdf](http://www.onsemi.com/site/pdf/Patent-Marking.pdf). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

(参考訳)

ON Semiconductor及びONのロゴは、Semiconductor Components Industries, LLC (SCILLC) 若しくはその子会社の米国及び/または他の国における登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。[www.onsemi.com/site/pdf/Patent-Marking.pdf](http://www.onsemi.com/site/pdf/Patent-Marking.pdf)。SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。