

# 1.5 A、昇圧/降圧/反転 スイッチング・レギュレータ

## NCP3063, NCP3063B, NCV3063

NCP3063シリーズは、一般的なMC34063AおよびMC33063AモノリシックDC-DCコンバータをさらに高い周波数にアップグレードしたデバイスです。これらのデバイスは、内部の温度補償された基準電圧、コンパレータ、アクティブ電流制限回路付きの制御されたデューティ・サイクル・オシレータ、ドライバ、および高電流出力スイッチから構成されています。このシリーズは、最小の外付け部品数による降圧、昇圧、および電圧反転アプリケーションに組み込むために特別に設計されました。

### 特長

- 40 V入力までの動作
- 低スタンバイ電流
- 1.5 Aまでの出力スイッチ電流
- 出力電圧調整可能
- 150 kHzの周波数動作
- 高精度1.5%基準電圧
- 新しい特長 ヒステリシス付内部サーマル・シャットダウン サイクル単位の電流制限
- 鉛フリー・パッケージを用意

### アプリケーション

- 降圧、昇圧、および反転電源アプリケーション
- 大電力LED照明機器
- バッテリ・チャージャ






Figure 1. Typical Buck Application Circuit







DFN-8  
CASE 488AF



SOIC-8  
D SUFFIX  
CASE 751

### MARKING DIAGRAMS




NCP3063x	= Specific Device Code
x	= B
A	= Assembly Location
L	= Wafer Lot
Y	= Year
W	= Work Week
■	= Pb-Free Package

(Note: Microdot may be in either location)


### ORDERING INFORMATION

See detailed ordering and shipping information in the package dimensions section on page 16 of this data sheet.


# NCP3063, NCP3063B, NCV3063



**Figure 2. Pin Connections**



**Figure 3. Pin Connections**



**Figure 4. Block Diagram**

# NCP3063, NCP3063B, NCV3063

## PIN DESCRIPTION

Pin No.	Pin Name	Description
1	Switch Collector	Internal Darlington switch collector
2	Switch Emitter	Internal Darlington switch emitter
3	Timing Capacitor Oscillator Input	Timing Capacitor
4	GND	Ground pin for all internal circuits
5	Comparator Inverting Input	Inverting input pin of internal comparator
6	V <sub>CC</sub>	Voltage Supply
7	I <sub>pk</sub> Sense	Peak Current Sense Input to monitor the voltage drop across an external resistor to limit the peak current through the circuit
8	N.C.	Pin Not Connected
Exposed Pad	Exposed Pad	The exposed pad beneath the package must be connected to GND (Pin 4). Additionally, using proper layout techniques, the exposed pad can greatly enhance the power dissipation capabilities of the NCP3063.

## MAXIMUM RATINGS (measured vs. Pin 4, unless otherwise noted)

Rating	Symbol	Value	Unit
V <sub>CC</sub> pin 6	V <sub>CC</sub>	0 to +40	V
Comparator Inverting Input pin 5	V <sub>CII</sub>	-0.2 to + V <sub>CC</sub>	V
Darlington Switch Collector pin 1	V <sub>SWC</sub>	0 to +40	V
Darlington Switch Emitter pin 2 (transistor OFF)	V <sub>SWE</sub>	-0.6 to + V <sub>CC</sub>	V
Darlington Switch Collector to Emitter pin 1-2	V <sub>SWCE</sub>	0 to +40	V
Darlington Switch Current	I <sub>SW</sub>	1.5	A
I <sub>pk</sub> Sense Pin 7	V <sub>IPK</sub>	-0.2 to V <sub>CC</sub> + 0.2	V
Timing Capacitor Pin 3	V <sub>TCAP</sub>	-0.2 to +1.4	V

## POWER DISSIPATION AND THERMAL CHARACTERISTICS

Rating	Symbol	Value	Unit
SOIC-8 Thermal Resistance, Junction-to-Air Thermal Resistance, Junction-to-Case	R <sub>θJA</sub> R <sub>θJC</sub>	180 45	°C/W
DFN-8 Thermal Resistance, Junction-to-Air	R <sub>θJA</sub>	80	°C/W
Storage Temperature Range	T <sub>STG</sub>	-65 to +150	°C
Maximum Junction Temperature	T <sub>J MAX</sub>	+150	°C
Operating Junction Temperature Range (Note 3) NCP3063 NCP3063B, NCV3063	T <sub>J</sub>	0 to +70 -40 to +125	°C

Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

- This device series contains ESD protection and exceeds the following tests:  
Pin 1-8: Human Body Model 2000 V per AEC Q100-002; 003 or JEDEC Standard JESD22/A114; A115  
Machine Model Method 200 V
- This device contains latch-up protection and exceeds 100 mA per JEDEC Standard JESD78.
- The relation between junction temperature, ambient temperature and Total Power dissipated in IC is  $T_J = T_A + R_{\theta} \cdot P_D$
- The pins which are not defined may not be loaded by external signals


# NCP3063, NCP3063B, NCV3063

**ELECTRICAL CHARACTERISTICS** ( $V_{CC} = 5.0$  V,  $T_J = T_{low}$  to  $T_{high}$  [Note 5], unless otherwise specified)


Symbol	Characteristic	Conditions	Min	Typ	Max	Unit
<b>OSCILLATOR</b>						
$f_{osc}$	Frequency	( $V_{Pin\ 5} = 0$ V, $CT = 2.2$ nF, $T_J = 25^\circ C$ )	110	150	190	kHz
$I_{DISCHG} / I_{CHG}$	Discharge to Charge Current Ratio	(Pin 7 to $V_{CC}$ , $T_J = 25^\circ C$ )	5.5	6.0	6.5	—
$I_{DISCHG}$	Capacitor Discharging Current	(Pin 7 to $V_{CC}$ , $T_J = 25^\circ C$ )		1650		$\mu A$
$I_{CHG}$	Capacitor Charging Current	(Pin 7 to $V_{CC}$ , $T_J = 25^\circ C$ )		275		$\mu A$
$V_{IPK(Sense)}$	Current Limit Sense Voltage	( $T_J = 25^\circ C$ ) (Note 6)	165	200	235	mV
<b>OUTPUT SWITCH</b> (Note 7)						
$V_{SWCE(DROP)}$	Darlington Switch Collector to Emitter Voltage Drop	( $I_{SW} = 1.0$ A, Pin 2 to GND, $T_J = 25^\circ C$ ) (Note 7)		1.0	1.3	V
$I_{C(OFF)}$	Collector Off-State Current	( $V_{CE} = 40$ V)		0.01	100	$\mu A$
<b>COMPARATOR</b>						
$V_{TH}$	Threshold Voltage	$T_J = 25^\circ C$		1.250		V
		NCP3063	-1.5		+1.5	%
		NCP3063B, NCV3063	-2		+2	%
REG <sub>LIN</sub> E	Threshold Voltage Line Regulation	( $V_{CC} = 5.0$ V to 40 V)	-6.0	2.0	6.0	mV
$I_{CII\ in}$	Input Bias Current	( $V_{in} = V_{th}$ )	-1000	-100	1000	nA
<b>TOTAL DEVICE</b>						
$I_{CC}$	Supply Current	( $V_{CC} = 5.0$ V to 40 V, $CT = 2.2$ nF, Pin 7 = $V_{CC}$ , $V_{Pin\ 5} > V_{th}$ , Pin 2 = GND, remaining pins open)			7.0	mA
	Thermal Shutdown Threshold			160		$^\circ C$
	Hysteresis			10		$^\circ C$

- 5. NCP3063:  $T_{low} = 0^\circ C$ ,  $T_{high} = +70^\circ C$ ; NCP3063B, NCV3063:  $T_{low} = -40^\circ C$ ,  $T_{high} = +125^\circ C$
- 6. The  $V_{IPK(Sense)}$  Current Limit Sense Voltage is specified at static conditions. In dynamic operation the sensed current turn-off value depends on comparator response time and  $dI/dt$  current slope. See the Operating Description section for details.
- 7. Low duty cycle pulse techniques are used during test to maintain junction temperature as close to ambient temperature as possible.
- 8. NCV prefix is for automotive and other applications requiring site and change control.


## NCP3063, NCP3063B, NCV3063




**Figure 5. Oscillator Frequency vs. Oscillator Timing Capacitor**




**Figure 6. Oscillator Frequency vs. Supply Voltage**




**Figure 7. Emitter Follower Configuration Output Darlington Switch Voltage Drop vs. Temperature**



**Figure 8. Common Emitter Configuration Output Darlington Switch Voltage Drop vs. Temperature**




**Figure 9. Emitter Follower Configuration Output Darlington Switch Voltage Drop vs. Emitter Current**




**Figure 10. Common Emitter Configuration Output Darlington Switch Voltage Drop vs. Collector Current**


# NCP3063, NCP3063B, NCV3063



**Figure 11. Comparator Threshold Voltage vs. Temperature**



**Figure 12. Current Limit Sense Voltage vs. Temperature**



**Figure 13. Standby Supply Current vs. Supply Voltage**

## はじめに

NCP3063は、DC-DCコンバータ・アプリケーション用に最適化されたモノリシック電源スイッチング・レギュレータです。各種の機能を組み合わせることによって、最小の外付け部品点数で、昇圧、降圧、および電圧反転コンバータを直接実現することができます。用途としては、コスト条件が厳しいコンシューマ製品や産業市場向け装置があります。代表的なブロック図をFigure 4に示します。

## 動作概要

NCP3063は、ヒステリシスを持つDC-DCコンバータで、ゲート制御発振器を使用して出力電圧を安定化します。一般に、この動作モードは、コンデンサ電荷ポンプにやや類似しており、コンバータの安定化に優勢極ループ補償は不要です。代表的な動作波形をFigure 14に示します。図示する出力電圧波形は降圧コンバータのものであり、明解にするためにリップルと位相は誇張しております。コンバータの初期起動中に、フィードバック・コンパレータが出力電圧レベルが公称値以下であることを検知します。これによって、出力スイッチは発振器によって制御される周波数とデューティ・サイクルで、オン・オフを繰り返し、出力フィルタ・コンデンサをポンプアップします。出力電圧レベルが公称値に達すると

、出力スイッチの次サイクルのターンオンが禁止されます。フィードバック・コンパレータは、負荷電流によって出力電圧が公称値以下に低下すると直ちにスイッチングをインエーブルします。このような状態で、発振器サイクルの一部、発振器サイクルの一部と完全な1サイクル、複数サイクル、または一部サイクルと複数サイクルの間、出力スイッチの導通をインエーブルすることができます(詳細については、AN920/Dを参照)。

## 発振器

発振器周波数と出力スイッチのオフ時間は、タイミング・コンデンサ $C_T$ に選択した値でプログラムされます。コンデンサ $C_T$ は、1対6の比率の内部電流ソースとシンクによって充・放電され、ピン3に正ののこぎり波形を生成します。この比率は、 $6/(6+1)$ または0.857(標準)として、スイッチング・コンバータの最大 $t_{ON}/(t_{ON} + t_{OFF})$ を設定します。発振器のピークおよびバレー電圧は標準500 mVです。必要な発振器周波数に対する $C_T$ のコンデンサ値を計算するには、Figure 15にある式を使用します。NCP3063の製品ページの[www.onsemi.com](http://www.onsemi.com)にExcelベースの設計ツールがあります。





Figure 14. Typical Operating Waveforms

## ピーク電流センス・コンパレータ

通常の状態で動作している電圧リップルがゲートされたコンバータでは、出力スイッチの導通は電圧フィードバック・コンパレータで開始され、発振器によって終了します。コンバータ出力が過負荷状態になったり、フィードバック電圧が検知できなくなると、異常動作状態が発生します。これらの条件下で、 $I_{pk}$ 電流センス・コンパレータがダーリントン出力スイッチを保護します。 $V_{CC}$ およびダーリントン出力スイッチと直列に小さな抵抗 $R_{SC}$ を挿入して、スイッチ電流を電圧に変換します。 $R_{SC}$ での電圧降下が電流センス・コンパレータによってモニタされます。電圧降下が $V_{CC}$ に対して200 mVを超えると、コンパレータはラッチをセットして、サイクル単位で出力スイッチの導通を終了させます。このコンパレータ/ラッチ構成によって、ある発振器サイクル中に出力スイッチに1つのオン時間しかないと保証されます。



$V_{IPK(Sense)}$ 電流制限センス電圧スレッショルドは、静的条件で規定されています。ダイナミック動作では、センスされた電流のターンオフ値は、コンパレータの応答時間および電流の傾き $di/dt$ によって決まります。

## アプリケーション

Figures 16~24に、NCP3063の簡潔性と柔軟性を示します。3つの主要コンバータ・トポロジが各回路図の下に、実際のテスト・データを掲載して例示しております。

Figure 15に、重要パラメータに対する関連の設計計算式を示します。また、NCP3063の完全なアプリケーション設計支援情報は、[www.onsemi.com](http://www.onsemi.com)に掲載されています。

Figure 25~31に、外部トランジスタを使用した代表的なNCP3063アプリケーションを示します。この

$R_{SC}$ 抵抗での実際の $V_{turn-off}$ 。

$$V_{turn\_off} = V_{ipk(sense)} + R_S \cdot (t\_delay \cdot di/dt)$$

標準的な $I_{pk}$ コンパレータの応答時間 $t\_delay$ (遅延)は350 nsです。電流の傾き $di/dt$ は、インダクタ・ピンでの電圧差およびインダクタ値の減少に従って大きくなります。

アプリケーションでの実際の最大ピーク電流が最悪条件において、ダーリントン・スイッチ電流の最大定格1.5 Aを絶対に超えないことを確認してください。

## サーマル・シャットダウン

最大接合部温度を超えた場合にICを保護するために、内部サーマル・シャットダウン回路を備えています。160°C(標準)で起動すると、出力スイッチがディセーブルされます。温度センス回路は10°Cのヒステリシスで設計されています。チップ温度が少なくとも150°Cのスレッショルドまで低下すると、スイッチは再びイネーブルされます。この機能は、予期しないデバイスの過熱による破壊的故障を防止するために用意されています。適切なヒートシンクの使用とするものではありません。

## 出力スイッチ

出力スイッチはダーリントン構成で設計されています。これによって、アプリケーション設計者は高速スイッチング速度および低電圧降下でのすべての条件で設計を行うことができます。ダーリントン出力スイッチは、最大40 Vのコレクタ-エミッタ電圧および最大1.5 Aの電流を切り替えるように設計されています。

ソリューションは、出力電流を増やすのに有効で、材料コストを抑えながら効率を高めるのに役立ちます。NMOSトランジスタでのブースト構成、PMOSトランジスタでのバック構成、および低 $V_{CE(sat)}$ PNPでのバック構成の代表的な回路図を示します。

外部トランジスタを使用する別の利点は、最大250 kHzまで可能な高い動作周波数です。その結果、インダクタやコンデンサなどの小型出力部品を使用することができます。

# NCP3063, NCP3063B, NCV3063

(See Notes 9, 10, 11)	<b>Step-Down</b>	<b>Step-Up</b>	<b>Voltage-Inverting</b>
$t_{on}$ $t_{off}$	$\frac{V_{out} + V_F}{V_{in} - V_{SWCE} - V_{out}}$	$\frac{V_{out} + V_F - V_{in}}{V_{in} - V_{SWCE}}$	$\frac{ V_{out}  + V_F}{V_{in} - V_{SWCE}}$
$t_{on}$	$\frac{t_{on}}{t_{off}}$ $f \left( \frac{t_{on}}{t_{off}} + 1 \right)$	$\frac{t_{on}}{t_{off}}$ $f \left( \frac{t_{on}}{t_{off}} + 1 \right)$	$\frac{t_{on}}{t_{off}}$ $f \left( \frac{t_{on}}{t_{off}} + 1 \right)$
$C_T$	$C_T = \frac{381.6 \cdot 10^{-6}}{f_{osc}} - 343 \cdot 10^{-12}$		
$I_{L(avg)}$	$I_{out}$	$I_{out} \left( \frac{t_{on}}{t_{off}} + 1 \right)$	$I_{out} \left( \frac{t_{on}}{t_{off}} + 1 \right)$
$I_{pk (Switch)}$	$I_{L(avg)} + \frac{\Delta I_L}{2}$	$I_{L(avg)} + \frac{\Delta I_L}{2}$	$I_{L(avg)} + \frac{\Delta I_L}{2}$
$R_{SC}$	$\frac{0.20}{I_{pk (Switch)}}$	$\frac{0.20}{I_{pk (Switch)}}$	$\frac{0.20}{I_{pk (Switch)}}$
$L$	$\left( \frac{V_{in} - V_{SWCE} - V_{out}}{\Delta I_L} \right) t_{on}$	$\left( \frac{V_{in} - V_{SWCE}}{\Delta I_L} \right) t_{on}$	$\left( \frac{V_{in} - V_{SWCE}}{\Delta I_L} \right) t_{on}$
$V_{ripple(pp)}$	$\Delta I_L \sqrt{\left( \frac{1}{8 f C_O} \right)^2 + (\text{ESR})^2}$	$\approx \frac{t_{on} I_{out}}{C_O} + \Delta I_L \cdot \text{ESR}$	$\approx \frac{t_{on} I_{out}}{C_O} + \Delta I_L \cdot \text{ESR}$
$V_{out}$	$V_{TH} \left( \frac{R_2}{R_1} + 1 \right)$	$V_{TH} \left( \frac{R_2}{R_1} + 1 \right)$	$V_{TH} \left( \frac{R_2}{R_1} + 1 \right)$

9.  $V_{SWCE}$  – Darlington Switch Collector to Emitter Voltage Drop, refer to Figures 7, 8, 9 and 10.

10.  $V_F$  – Output rectifier forward voltage drop. Typical value for 1N5819 Schottky barrier rectifier is 0.4 V.

11. The calculated  $t_{on}/t_{off}$  must not exceed the minimum guaranteed oscillator charge to discharge ratio.

次のコンバータ特性を選択する必要があります。

$V_{in}$  – 公称動作入力電圧

$V_{out}$  – 希望の出力電圧

$I_{out}$  – 希望の出力電流

$\Delta I_L$  – 希望のピーク-ピーク・インダクタ・リップル電流最大出力電流の場合、平均インダクタ電流  $I_{L(avg)}$  の10%未満になるように  $\Delta I_L$  を選択することを推奨します。これは、 $I_{pk (Switch)}$  が  $R_{SC}$  で設定される電流制限スレッショルドに達しないようにするために役立ちます。設計目標が最小インダクタンス値を使用することである場合、 $\Delta I_L = 2(I_{L(avg)})$  とします。これがコンバータの出力電流供給能力を比例的に低減します。

$f$  – 最大出力スイッチ周波数

$V_{ripple(pp)}$  – 希望のピーク-ピーク出力リップル電圧最高の性能を得るために、リップル電圧はラインおよび負荷レギュレーションに直接影響を及ぼすため、低い値に維持しなければなりません。コンデンサ  $C_O$  は、スイッチング・レギュレータ・アプリケーション向けに設計された等価直列抵抗(ESR)電解コンデンサでなければなりません。

Figure 15. Design Equations

# NCP3063, NCP3063B, NCV3063




Figure 16. Typical Buck Application Schematic

## Value of Components

Name	Value
L201	47 $\mu$ H, $I_{sat} > 1.5$ A
D201	1 A, 40 V Schottky Rectifier
C202	220 $\mu$ F, 50 V, Low ESR
C205	470 $\mu$ F, 25 V, Low ESR
C203	2.2 nF Ceramic Capacitor

Name	Value
R201	150 m $\Omega$ , 0.5 W
R202	2.40 k $\Omega$
R203	3.90 k $\Omega$
C201	100 nF Ceramic Capacitor
C202	100 nF Ceramic Capacitor

## Test Results

Test	Condition	Results
Line Regulation	$V_{in} = 9$ V to 12 V, $I_o = 800$ mA	8 mV
Load Regulation	$V_{in} = 12$ V, $I_o = 80$ mA to 800 mA	9 mV
Output Ripple	$V_{in} = 12$ V, $I_o = 40$ mA to 800 mA	$\leq 85$ mV <sub>pp</sub>
Efficiency	$V_{in} = 12$ V, $I_o = 400$ mA to 800 mA	> 73%
Short Circuit Current	$V_{in} = 12$ V, $R_{load} = 0.15$ $\Omega$	1.25 A




Figure 17. Buck Demoboard Layout




Figure 18. Efficiency vs. Output Current for the Buck Demo Board at  $V_{in} = 12$  V,  $V_{out} = 3.3$  V,  $T_A = 25^\circ\text{C}$

# NCP3063, NCP3063B, NCV3063




Figure 19. Typical Boost Application Schematic

## Value of Components

Name	Value
L101	100 $\mu$ H, $I_{sat} > 1.5$ A
D101	1 A, 40 V Schottky Rectifier
C102	470 $\mu$ F, 25 V, Low ESR
C105	330 $\mu$ F, 50 V, Low ESR
C103	2.2 nF Ceramic Capacitor

Name	Value
R101	150 mΩ, 0.5 W
R102	1.00 kΩ
R103	18.00 kΩ
C101	100 nF Ceramic Capacitor
C106	100 nF Ceramic Capacitor

## Test Results

Test	Condition	Results
Line Regulation	$V_{in}$ = 9 V to 15 V, $I_o$ = 250 mA	2 mV
Load Regulation	$V_{in}$ = 12 V, $I_o$ = 30 mA to 350 mA	5 mV
Output Ripple	$V_{in}$ = 12 V, $I_o$ = 10 mA to 350 mA	$\leq 350$ mV <sub>pp</sub>
Efficiency	$V_{in}$ = 12 V, $I_o$ = 50 mA to 350 mA	> 85.5%




Figure 20. Boost Demoboard Layout




Figure 21. Efficiency vs. Output Current for the Boost Demo Board at  $V_{in}$  = 12 V,  $V_{out}$  = 24 V,  $T_A$  = 25°C

# NCP3063, NCP3063B, NCV3063




Figure 22. Typical Voltage Inverting Application Schematic

## Value of Components

Name	Value
L501	22 µH, $I_{sat} > 1.5$ A
D501	1 A, 40 V Schottky Rectifier
C502	330 µF, 25 V, Low ESR
C505	470 µF, 35 V, Low ESR
C503	2.2 nF Ceramic Capacitor

Name	Value
R501	150 mΩ, 0.5 W
R502	16.9 kΩ
R503	1.96 kΩ
C501	100 nF Ceramic Capacitor
C506	100 nF Ceramic Capacitor

## Test Results

Test	Condition	Results
Line Regulation	$V_{in} = 4.5$ V to 6 V, $I_o = 50$ mA	1.5 mV
Load Regulation	$V_{in} = 5$ V, $I_o = 10$ mA to 100 mA	1.6 mV
Output Ripple	$V_{in} = 5$ V, $I_o = 0$ mA to 100 mA	$\leq 300$ mV <sub>pp</sub>
Efficiency	$V_{in} = 5$ V, $I_o = 100$ mA	49.8%
Short Circuit Current	$V_{in} = 5$ V, $R_{load} = 0.15$ Ω	0.885 A




Figure 23. Voltage Inverting Demoboard Layout




Figure 24. Efficiency vs. Output Current for the Voltage Inverting Demo Board at  $V_{in} = +5$  V,  $V_{out} = -12$  V,  $T_A = 25^\circ\text{C}$

## NCP3063, NCP3063B, NCV3063




Figure 25. Typical Boost Application Schematic with External NMOS Transistor




Figure 26. Typical Efficiency for Application Shown in Figure 25.

広い入力電圧範囲および高出力が要求されるアプリケーションでは外部トランジスタを推奨します。追加NMOSトランジスタを使用した適切な回路図およびそのドライブ電流をFigure 25に示します。ドライブ回路は、周波数補償された抵抗ディバイダR7/R8を介してNCP3063のSWEピンから制御されます。ドライバIC2はオンセミの低コスト・デュアルNPN/PNPトランジスタBC846BPDです。そのNPNトランジスタはゲート・キャパシタンスを充電するための高性能ダイオードとして接続されます。PNPトランジスタは、ゲート・コンデンサを放電するためのエミッタ・フォロワとして働きます。この構成は、50~100 nsの鋭いドライブ・エッジを保証し、R7/R8ディバイダの消費電力を50 mWに制限します。出力電流制限は抵抗R3で調整されます。低  $R_{DS(on)}$  NMOSトランジスタでの高速スイッチングが、車載アプリケーションで最大85%の効率を達成します。

## NCP3063, NCP3063B, NCV3063




Figure 27. Typical Buck Application Schematic with External PMOS Transistor




Figure 28. NCP3063 Efficiency vs. Output Current for Buck External PMOS at  $V_{out} = 3.3\text{ V}$ ,  $f = 220\text{ kHz}$ ,  $T_A = 25^\circ\text{C}$

Figure 27に、外部PMOSトランジスタを使用した代表的なバック構成を示します。Figure 27に示すとおり、Q2ゲートをドライブする原理は同じです。

TCピンとSWEピン間に接続された抵抗R6は、パルス化されたフィードバック電圧を供給します。広い入力電圧範囲を持つアプリケーション、入力電圧が+12 Vを超えるアプリケーション、または出力リップルに関する仕様が厳しいアプリケーションで、このパルス化フィードバック方式を使用することを推奨します。抵抗R6の適切な値は10~68 kです。パルス・フィードバック方式では、動作周波数が約20%高くなります。また、一定の動作周波数でより規則的なスイッチング波形を生成するため、出力リップル電圧が小さくなり、効率が改善されます。

パルス・フィードバックの抵抗値は、電気的特性表に記載されたコンデンサの充・放電電流を超えない値を選択する必要があります。選択を誤ると発振器が誤動作します。パルス・フィードバックを実装するとき、TCピンの最大電圧が1.4 Vを超えることはできません。

## NCP3063, NCP3063B, NCV3063




Figure 29. Typical Buck Application Schematic with External Low  $V_{CE(\text{sat})}$  PNP Transistor





Figure 30. NCP3063 Efficiency vs. Output Current for External Low  $V_{CE(\text{sat})}$  at  $V_{in} = +5$  V,  $f = 160$  kHz,  
 $T_A = 25^\circ\text{C}$

Figure 29に、外部バイポーラ・トランジスタを使用したバック・コンバータの代表的アプリケーションを示します。これは入力電圧と出力電圧の差が小さく、高効率が要求される構成向けの理想的なソリューションです。オンセミ製の低 $V_{CE(\text{sat})}$ トランジスタ NSS35200は、出力電流が1 A、入力電圧が最大15 V、動作周波数が100~150 kHzのアプリケーションに最適です。スイッチング速度は、飽和低減ダイオードD2を使用すると向上する場合があります。

## NCP3063, NCP3063B, NCV3063



**Figure 31. Typical Schematic of Buck Converter with RC Snubber and Pulse Feedback**

入力/出力の組合せ、出力負荷変動、またはPCBレイアウトが原因で、出力で発振が生じるケースでは、SWEピンでのスナバ回路が発振を抑えるのに役

立ちます。一般的な使用法をFigure 31に示します。C3の値を2.2~6.8 nFに、R4を10 Ω~22 Ωに選択できます。

### ORDERING INFORMATION





Device	Package	Shipping <sup>†</sup>
NCP3063BMNTXG	DFN-8 (Pb-Free)	4000 / Tape & Reel
NCP3063DR2G	SOIC-8 (Pb-Free)	2500 / Tape & Reel
NCP3063BDR2G	SOIC-8 (Pb-Free)	2500 / Tape & Reel
NCP3063MNTXG	DFN-8 (Pb-Free)	4000 / Tape & Reel
NCV3063DR2G*	SOIC-8 (Pb-Free)	2500 / Tape & Reel
NCV3063MNTXG*	DFN-8 (Pb-Free)	4000 / Tape & Reel

<sup>†</sup>For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.

\*NCV Prefix for Automotive and Other Applications Requiring Unique Site and Control Change Requirements.



SCALE 2:1

**SOLDERING FOOTPRINT\***

\*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.


**DFN8, 4x4**  
**CASE 488AF**  
**ISSUE C**

DATE 15 JAN 2009

## NOTES:

1. DIMENSIONS AND TOLERANCING PER ASME Y14.5M, 1994.
2. CONTROLLING DIMENSION: MILLIMETERS.
3. DIMENSION b APPLIES TO PLATED TERMINAL AND IS MEASURED BETWEEN 0.15 AND 0.30MM FROM TERMINAL TIP.
4. COPLANARITY APPLIES TO THE EXPOSED PAD AS WELL AS THE TERMINALS.
5. DETAILS A AND B SHOW OPTIONAL CONSTRUCTIONS FOR TERMINALS.

MILLIMETERS		
DIM	MIN	MAX
A	0.80	1.00
A1	0.00	0.05
A3	0.20 REF	
b	0.25	0.35
D	4.00 BSC	
D2	1.91	2.21
E	4.00 BSC	
E2	2.09	2.39
e	0.80 BSC	
K	0.20	---
L	0.30	0.50
L1	---	0.15

**GENERIC  
MARKING DIAGRAM\***

- XXXX = Specific Device Code  
A = Assembly Location  
L = Wafer Lot  
Y = Year  
W = Work Week  
■ = Pb-Free Package

(Note: Microdot may be in either location)

\*This information is generic. Please refer to device data sheet for actual part marking. Pb-Free indicator, "G" or microdot "■", may or may not be present.

DOCUMENT NUMBER:	98AON15232D	Electronic versions are uncontrolled except when accessed directly from the Document Repository. Printed versions are uncontrolled except when stamped "CONTROLLED COPY" in red.
DESCRIPTION:	DFN8, 4X4, 0.8P	

PAGE 1 OF 1



onsemi and onsemia are trademarks of Semiconductor Components Industries, LLC dba onsemi or its subsidiaries in the United States and/or other countries. onsemi reserves the right to make changes without further notice to any products herein. onsemi makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does onsemi assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. onsemi does not convey any license under its patent rights nor the rights of others.



SCALE 1:1

SOIC-8 NB  
CASE 751-07  
ISSUE AK


DATE 16 FEB 2011



## NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.
6. 751-01 THRU 751-06 ARE OBSOLETE. NEW STANDARD IS 751-07.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	4.80	5.00	0.189	0.197
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.053	0.069
D	0.33	0.51	0.013	0.020
G	1.27 BSC		0.050 BSC	
H	0.10	0.25	0.004	0.010
J	0.19	0.25	0.007	0.010
K	0.40	1.27	0.016	0.050
M	0 °	8 °	0 °	8 °
N	0.25	0.50	0.010	0.020
S	5.80	6.20	0.228	0.244

GENERIC  
MARKING DIAGRAM\*

XXXXX = Specific Device Code  
A = Assembly Location  
L = Wafer Lot  
Y = Year  
W = Work Week  
▪ = Pb-Free Package

XXXXXX = Specific Device Code  
A = Assembly Location  
Y = Year  
WW = Work Week  
▪ = Pb-Free Package

\*This information is generic. Please refer to device data sheet for actual part marking. Pb-Free indicator, "G" or microdot "▪", may or may not be present. Some products may not follow the Generic Marking.

\*For additional information on our Pb-Free strategy and soldering details, please download the **onsemi** Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.

## STYLES ON PAGE 2

DOCUMENT NUMBER:	98ASB42564B	Electronic versions are uncontrolled except when accessed directly from the Document Repository. Printed versions are uncontrolled except when stamped "CONTROLLED COPY" in red.
DESCRIPTION:	SOIC-8 NB	PAGE 1 OF 2

**onsemi** and **Onsemi** are trademarks of Semiconductor Components Industries, LLC dba **onsemi** or its subsidiaries in the United States and/or other countries. **onsemi** reserves the right to make changes without further notice to any products herein. **onsemi** makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does **onsemi** assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. **onsemi** does not convey any license under its patent rights nor the rights of others.

**SOIC-8 NB**  
**CASE 751-07**  
**ISSUE AK**

DATE 16 FEB 2011

STYLE 1: PIN 1. Emitter 2. Collector 3. Collector 4. Emitter 5. Emitter 6. Base 7. Base 8. Emitter	STYLE 2: PIN 1. Collector, Die #1 2. Collector, #1 3. Collector, #2 4. Collector, #2 5. Base, #2 6. Emitter, #2 7. Base, #1 8. Emitter, #1	STYLE 3: PIN 1. Drain, Die #1 2. Drain, #1 3. Drain, #2 4. Drain, #2 5. Gate, #2 6. Source, #2 7. Gate, #1 8. Source, #1	STYLE 4: PIN 1. Anode 2. Anode 3. Anode 4. Anode 5. Anode 6. Anode 7. Anode 8. Common Cathode
STYLE 5: PIN 1. Drain 2. Drain 3. Drain 4. Drain 5. Gate 6. Gate 7. Source 8. Source	STYLE 6: PIN 1. Source 2. Drain 3. Drain 4. Source 5. Source 6. Gate 7. Gate 8. Source	STYLE 7: PIN 1. Input 2. External bypass 3. Third stage source 4. Ground 5. Drain 6. Gate 3 7. Second stage Vd 8. First stage Vd	STYLE 8: PIN 1. Collector, Die #1 2. Base, #1 3. Base, #2 4. Collector, #2 5. Collector, #2 6. Emitter, #2 7. Emitter, #1 8. Collector, #1
STYLE 9: PIN 1. Emitter, Common 2. Collector, Die #1 3. Collector, Die #2 4. Emitter, Common 5. Emitter, Common 6. Base, Die #2 7. Base, Die #1 8. Emitter, Common	STYLE 10: PIN 1. Ground 2. Bias 1 3. Output 4. Ground 5. Ground 6. Bias 2 7. Input 8. Ground	STYLE 11: PIN 1. Source 1 2. Gate 1 3. Source 2 4. Gate 2 5. Drain 2 6. Drain 2 7. Drain 1 8. Drain 1	STYLE 12: PIN 1. Source 2. Source 3. Source 4. Gate 5. Drain 6. Drain 7. Drain 8. Drain
STYLE 13: PIN 1. N.C. 2. Source 3. Source 4. Gate 5. Drain 6. Drain 7. Drain 8. Drain	STYLE 14: PIN 1. N-Source 2. N-Gate 3. P-Source 4. P-Gate 5. P-Drain 6. P-Drain 7. N-Drain 8. N-Drain	STYLE 15: PIN 1. Anode 1 2. Anode 1 3. Anode 1 4. Anode 1 5. Cathode, Common 6. Cathode, Common 7. Cathode, Common 8. Cathode, Common	STYLE 16: PIN 1. Emitter, Die #1 2. Base, Die #1 3. Emitter, Die #2 4. Base, Die #2 5. Collector, Die #2 6. Collector, Die #2 7. Collector, Die #1 8. Collector, Die #1
STYLE 17: PIN 1. VCC 2. V2OUT 3. V1OUT 4. TXE 5. RXE 6. VEE 7. GND 8. ACC	STYLE 18: PIN 1. ANODE 2. ANODE 3. SOURCE 4. GATE 5. DRAIN 6. DRAIN 7. CATHODE 8. CATHODE	STYLE 19: PIN 1. SOURCE 1 2. GATE 1 3. SOURCE 2 4. GATE 2 5. DRAIN 2 6. MIRROR 2 7. DRAIN 1 8. MIRROR 1	STYLE 20: PIN 1. SOURCE (N) 2. GATE (N) 3. SOURCE (P) 4. GATE (P) 5. DRAIN 6. DRAIN 7. DRAIN 8. DRAIN
STYLE 21: PIN 1. Cathode 1 2. Cathode 2 3. Cathode 3 4. Cathode 4 5. Cathode 5 6. Common Anode 7. Common Anode 8. Cathode 6	STYLE 22: PIN 1. I/O LINE 1 2. COMMON CATHODE/VCC 3. COMMON CATHODE/VCC 4. I/O LINE 3 5. COMMON ANODE/GND 6. I/O LINE 4 7. I/O LINE 5 8. COMMON ANODE/GND	STYLE 23: PIN 1. LINE 1 IN 2. COMMON ANODE/GND 3. COMMON ANODE/GND 4. LINE 2 IN 5. LINE 2 OUT 6. COMMON ANODE/GND 7. COMMON ANODE/GND 8. LINE 1 OUT	STYLE 24: PIN 1. BASE 2. Emitter 3. Collector/Anode 4. Collector/Anode 5. Cathode 6. Cathode 7. Collector/Anode 8. Collector/Anode
STYLE 25: PIN 1. VIN 2. N/C 3. REXT 4. GND 5. IOUT 6. IOUT 7. IOUT 8. IOUT	STYLE 26: PIN 1. GND 2. dv/dt 3. ENABLE 4. ILIMIT 5. SOURCE 6. SOURCE 7. SOURCE 8. VCC	STYLE 27: PIN 1. ILIMIT 2. OVLO 3. UVLO 4. INPUT+ 5. SOURCE 6. SOURCE 7. SOURCE 8. DRAIN	STYLE 28: PIN 1. SW_TO_GND 2. DASIC_OFF 3. DASIC_SW_DET 4. GND 5. V_MON 6. VBUCK 7. VBUCK 8. VIN
STYLE 29: PIN 1. BASE, Die #1 2. Emitter, #1 3. BASE, #2 4. Emitter, #2 5. Collector, #2 6. Collector, #2 7. Collector, #1 8. Collector, #1	STYLE 30: PIN 1. DRAIN 1 2. DRAIN 1 3. GATE 2 4. SOURCE 2 5. SOURCE 1/DRAIN 2 6. SOURCE 1/DRAIN 2 7. SOURCE 1/DRAIN 2 8. GATE 1		

DOCUMENT NUMBER:	98ASB42564B	Electronic versions are uncontrolled except when accessed directly from the Document Repository. Printed versions are uncontrolled except when stamped "CONTROLLED COPY" in red.
DESCRIPTION:	SOIC-8 NB	PAGE 2 OF 2

**onsemi** and **OnSemi** are trademarks of Semiconductor Components Industries, LLC dba **onsemi** or its subsidiaries in the United States and/or other countries. **onsemi** reserves the right to make changes without further notice to any products herein. **onsemi** makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does **onsemi** assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. **onsemi** does not convey any license under its patent rights nor the rights of others.

**onsemi**, **ONSEMI**, and other names, marks, and brands are registered and/or common law trademarks of Semiconductor Components Industries, LLC dba "**onsemi**" or its affiliates and/or subsidiaries in the United States and/or other countries. **onsemi** owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of **onsemi**'s product/patent coverage may be accessed at [www.onsemi.com/site/pdf/Patent-Marking.pdf](http://www.onsemi.com/site/pdf/Patent-Marking.pdf). **onsemi** reserves the right to make changes at any time to any products or information herein, without notice. The information herein is provided "as-is" and **onsemi** makes no warranty, representation or guarantee regarding the accuracy of the information, product features, availability, functionality, or suitability of its products for any particular purpose, nor does **onsemi** assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using **onsemi** products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information provided by **onsemi**. "Typical" parameters which may be provided in **onsemi** data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. **onsemi** does not convey any license under any of its intellectual property rights nor the rights of others. **onsemi** products are not designed, intended, or authorized for use as a critical component in life support systems or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should Buyer purchase or use **onsemi** products for any such unintended or unauthorized application, Buyer shall indemnify and hold **onsemi** and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that **onsemi** was negligent regarding the design or manufacture of the part. **onsemi** is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

## ADDITIONAL INFORMATION

### TECHNICAL PUBLICATIONS:

Technical Library: [www.onsemi.com/design/resources/technical-documentation](http://www.onsemi.com/design/resources/technical-documentation)  
onsemi Website: [www.onsemi.com](http://www.onsemi.com)

### ONLINE SUPPORT: [www.onsemi.com/support](http://www.onsemi.com/support)

For additional information, please contact your local Sales Representative at  
[www.onsemi.com/support/sales](http://www.onsemi.com/support/sales)

