

NCV8612

超低 I_q 車載システム電源IC 省電力トリプル出力 リニア・レギュレータ

NCV8612は、自動切り替え(ASO)入力電圧セクタ付き多重出力リニア・レギュレータICです。ASO回路は、3つの異なる入力電圧源を選択して消費電力を削減し、自動車環境で使用する様々なバッテリー・ライン電圧に対して出力電圧レベルを維持します。

NCV8612は、車載無線システムおよび計器クラスタ電源要件に対応するよう特別に設計されています。NCV8612は、4出力コントローラ/レギュレータICのNCV885xと組み合わせて使用して、完全な車載無線または計器クラスタ電源ソリューションを形成することができます。NCV8612は、CANトランシーバやマイクロコントローラ(コア、メモリおよびIO)など、様々な「常時オン」負荷に電源を供給するように設計されています。NCV8612は、3出力電圧、リセット/遅延回路、および多くの車載無線および計器クラスタ・システムに適した制御機能を備えています。

特長

- 動作範囲7.0~18.0 V (45 Vの負荷ダンプ耐性)
- 出力電圧許容差、全レール、 $\pm 2\%$
- $< 50 \mu A$ の静止電流
- LDO3リニア・レギュレータ用の独立した入力
- 高電圧イグニッション・バッファ
- 自動切り替え入力電圧セクタ
- 高入力電圧および低入力電圧(ブラウンアウト)インジケータ付き独立した入力電圧モニター
- サーマル・シャットダウン付き温度警告インジケータ
- 5 Vレールに対する外部調整可能な遅延付きシングル・リセット
- ロジック・レベル制御信号用プッシュプル出力
- 出力でのリーク電流を低減するためのオール・セラミック・ソリューション
- イネーブル入力
- NCVで始まる製品番号は特有の工場および変更管理を必要とする車載およびその他の用途に対応
- 鉛フリー・パッケージ


アプリケーション

- 車載無線
- 計器クラスタ




ON Semiconductor®

<http://onsemi.com>



DFN20
MN SUFFIX
CASE 505AB


MARKING DIAGRAM



A = Assembly Location
WL = Wafer Lot
YY = Year
WW = Work Week
▪ = Pb-Free Package

(Note: Microdot may be in either location)

PIN CONNECTIONS




ORDERING INFORMATION

Device	Package	Shipping†
NCV8612MNR2G	DFN20 (Pb-Free)	2500 / Tape & Reel

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specification Brochure, BRD8011/D.

NCV8612



Components	Value	Manufacturer
D1	MBRS2H100T3G	ON Semiconductor
D2	MBR0502T1	ON Semiconductor
D3	MMDL914T1	ON Semiconductor

Figure 1. Typical Circuit with the Internal Schematic

PIN FUNCTION DESCRIPTIONS

Pin No.	Symbol	Description
1	ASO_RAIL	Output/Input of the automatic switchover (ASO) circuitry. Place a 1 μ F ceramic capacitor on this pin to provide local bypassing to the LDO linear regulator pass devices.
2	VIN-B	Primary power supply input. Connect battery to this pin through a blocking diode.
3	VIN-H	Holdup power supply rail. Connect a storage capacitor to this pin to provide a temporary backup rail during loss of battery supply. A bleed resistor (typically 1 k Ω) is needed from VIN-B to this pin in order to trickle charge this capacitor.
4	VIN-A	Voltage monitor which determines whether the 8 V supply is able to power the outputs. If the 8 V supply is present, the FET's connected to VIN-B and VIN-H will be turned off, and the 8 V supply will be providing power to the outputs. If the 8 V supply is not present, the FET's on VIN-B and VIN-H will be left on, and the greater of those voltages will be driving the outputs.
5	VBATT_MON	VBATT monitor pin. To operate overvoltage shutdown, HV_DET and BO_DET, connect this pin to ASO_RAIL or battery. To eliminate overvoltage shutdown, HV_DET and BO_DET, tie this pin to ground.
6	HV_DET	High-voltage detect output. When VBATT_MON surpasses 19 V, this pin will be driven to ground. During normal operation, this pin is held at V_{PP} .
7	BO_DET	Brown out indicator output. When VBATT_MON and VIN-A falls below 7.5 V, this pin will be driven to ground. During normal operation, this pin is held at V_{PP} .
8	EN	Enable pin for the LDO linear regulators. Logic high on this pin will enable the LDO linear regulators. Driving this pin to ground will place the IC in a low power shutdown state.
9	GND	Ground. Reference point for internal signals. Internally connected to pin 13. Ground is <i>not</i> connected to the exposed pad of the DFN20 package.
10	HOT_FLG	Thermal warning indicator. This pin provides an early warning signal of an impending thermal shutdown.
11	IGNIN	Ignition buffer input
12	IGOUT	Ignition buffer logic output
13	GND	Ground. Reference point for internal signals. Internally connected to pin 9. Ground is <i>not</i> connected to the exposed pad of the DFN20 package.
14	DLY	Delay pin. Connect a capacitor to this pin to set the delay time.
15	RST	Reset pin. Monitors V_{OUT1} .
16	V_{OUT3} FB	Voltage Adjust Input; use an external voltage divider to set the output voltage
17	V_{OUT1}	5 V output. Voltage is internally set.
18	V_{OUT2}	3.3 V output. Voltage is internally set.
19	V_{OUT3}	Adjustable voltage output. This voltage is set through an external resistor divider.
20	VIN_S3	Supply rail for the standby linear regulator V_{OUT3} . Tie this pin to ASO_RAIL or a separate supply rail.
EP	–	Exposed Pad of DFN device. This pad serves as the main path for thermal spreading. The Exposed Pad is not connected to IC ground.

MAXIMUM RATINGS (Voltages are with respects to GND unless noted otherwise)

Rating	Symbol	Max	Min	Unit
Maximum DC Voltage	VIN-B, VIN-A, ASO_RAIL, VBATT_MON, VIN_S3, EN, IGNIN	40	–0.3	V
Peak Transient	VIN-B, VIN-A, ASO_RAIL, VBATT_MON, VIN_S3, EN, IGNIN	45	–0.3	V
Maximum DC Voltage	VIN-H	24	–0.3	V
Maximum DC Voltage	IGNOUT, V_{PP} , HV_DET, BO_DET, HOT_FLG, RST, DLY, V_{OUT1} , V_{OUT2}	7	–0.3	V
Maximum DC Voltage	V_{OUT3}	10	–0.3	V

Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

(参考訳)

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。これらの定格値を超えた場合は、デバイスの機能性を損ない、ダメージが生じたり、信頼性に影響を及ぼす危険性があります。

THERMAL INFORMATION

Rating	Symbol	Min	Unit
Thermal Characteristic (Note 1)	$R_{\theta JA}$	40	°C/W
Operating Junction Temperature Range	T_J	-40 to 150	°C
Maximum Storage Temperature Range	T_{STG}	-55 to +150	°C
Moisture Sensitivity Level	MSL	1	

- Values based on measurement of NCV8612 assembled on 2-layer 1-oz Cu thickness PCB with Copper Area of more than 645 mm² with several thermal vias for improved thermal performance. Refer to CIRCUIT DESCRIPTION section for safe operating area.

ATTRIBUTES

Rating	Symbol	Min	Unit
ESD Capability, Human Body Model (Note 2)	ESD _{HB}	2	kV
ESD Capability, Machine Model (Note 2)	ESD _{MM}	200	V
ESD Capability, Charged Device Model (Note 2)	ESD _{CDM}	1	kV
IGNIN ESD Capability, Human Body Model (Note 2)	ESD _{HB_IGNIN}	3	kV
IGNIN ESD Capability, Machine Model (Note 2)	ESD _{MM_IGNIN}	200	V
IGNIN ESD Capability (Note 3)	ESD_IGNIN	10	kV

- This device series incorporates ESD protection and is tested by the following methods:
 ESD Human Body Model (HBM) tested per AEC-Q100-002 (EIA/JESD22-A114)
 ESD Machine Model (MM) tested per AEC-Q100-003 (EIA/JESD22-A115)
 ESD Charged Device Model (CDM) tested per EIA/JES D22/C101, Field Induced Charge Model
- Device tested with external 10 kΩ series resistance and 1 nF storage capacitor.

SUPPLY VOLTAGES AND SYSTEM SPECIFICATION ELECTRICAL CHARACTERISTICS

(7 V < ASO_RAIL < 18 V, VIN-H = VIN-B ≥ ASO_RAIL, V_{PP} = 5 V, VIN_S3 tied to ASO_RAIL, VBATT_MON = 0 V, EN = 5 V, IGNIN = 0 V, I_{SYS} = 3 mA (Note 6)) Minimum/Maximum values are valid for the temperature range -40°C ≤ T_J ≤ 150°C unless noted otherwise. Min/Max values are guaranteed by test, design or statistical correlation.

Parameter	Symbol	Conditions	Min	Typ	Max	Unit
-----------	--------	------------	-----	-----	-----	------

SUPPLY RAILS

Quiescent Current (Notes 4 and 6)	i _q	T _J = 25°C, I _{SYS} = 70 μA, VIN-A = VIN_S3 = 0 V, VIN-B = 13.2 V		34	50	μA
Shutdown Current (Note 5)	i _{SHDN}	T _J = 25°C, EN = 0 V, VIN-B = 13.2 V			0.5	μA
Minimum Operating Voltage (VIN-H, VIN-B)			4.5			V

THERMAL MONITORING

Thermal Warning (HOT_FLG) Temperature	T _{WARN}		140	150	160	°C
T _{WARN} Hysteresis			10		20	°C
Thermal Shutdown			160	170	180	°C
Thermal Shutdown Hysteresis			10		20	°C
Delta Junction Temperature (TSD - T _{WARN})			10	20	30	°C
HOT_FLG Voltage Low		T _J < T _{WARN} , 10 kΩ Pullup to 5 V			0.4	V
HOT_FLG Voltage High		T _J > T _{WARN} , 10 kΩ Pulldown to GND	V _{OUT1} - 0.5			V

AUTO SWITCHOVER

VIN-A Quiescent Current				24		μA
VIN-A to VIN-B Risettime		T _J = 25°C, C _{ASO_RAIL} = 1 μF, I _{SYS} = 400 mA		200		μsec
VIN-B to VIN-A Falltime		T _J = 25 °C, C _{ASO_RAIL} = 1 μF, I _{SYS} = 400 mA		100		μsec
VIN-A Operating Threshold		VIN-A Rising	7.2	7.5	7.75	V

SUPPLY VOLTAGES AND SYSTEM SPECIFICATION ELECTRICAL CHARACTERISTICS (continued)

(7 V < ASO_RAIL < 18 V, VIN-H = VIN-B ≥ ASO_RAIL, V_{PP} = 5 V, VIN_S3 tied to ASO_RAIL, VBATT_MON = 0 V, EN = 5 V, IGNIN = 0 V, I_{SYS} = 3 mA (Note 6)) Minimum/Maximum values are valid for the temperature range -40°C ≤ T_J ≤ 150°C unless noted otherwise. Min/Max values are guaranteed by test, design or statistical correlation.

Parameter	Symbol	Conditions	Min	Typ	Max	Unit
-----------	--------	------------	-----	-----	-----	------

AUTO SWITCHOVER

VIN-A Operating Hysteresis		VIN-A Falling	100	175	250	mV
Max VIN-B to V _{ASO_RAIL} Voltage Drop		I _{SYS} = 400 mA, VIN-B = 7 V			1.5	V
Max VIN-H to V _{ASO_RAIL} Voltage Drop		I _{SYS} = 400 mA, VIN-H = 7.5 V			2.0	V

RESET (RST Pin)

RESET Threshold		% of V _{OUT1}	90	93	96	%
Hysteresis		% of V _{OUT1}			2.5	%
Reset Voltage High		10 kΩ Pulldown to GND	V _{OUT1} - 0.5			V
Reset Voltage Low		10 kΩ Pullup to 5 V			0.4	V

DELAY (DLY Pin)

Charge Current			2.4	5	7	μA
Delay Trip Point Voltage				2.0		V

ENABLE (EN pin)

Bias current (Into Pin)		T _J = 25°C, EN = 5 V		1.6	5.0	μA
Logic High			2.0			V
Logic Low					0.8	V

IGNITION BUFFER

Schmitt Trigger Rising Threshold			2.75	3.25	3.75	V
Schmitt Trigger Falling Threshold			0.8	1.0	1.2	V
IGNOUT Voltage Low		IGNIN = 5 V, 10 kΩ Pullup to 5 V			0.4	V
IGNOUT Leakage Current		T _J = 25°C, IGNOUT = 5 V		0.1	0.5	μA

VBATT MONITOR

VBATT_MON Quiescent Current		T _J = 25°C, VBATT_MON = 13.2 V		3	5	μA
VBATT_MON Shutdown Current		T _J = 25°C, EN = 0 V, VBATT_MON = 13.2 V			0.5	μA
VBATT_MON Minimum Operating Voltage		Threshold where BO_DET and HV_DET signals become valid	1.0	2.0	2.5	V
VBATT_MON Hysteresis				0.25		V
HV_DET Voltage High		10 kΩ Pulldown to GND VBATT_MON Tied to ASO_RAIL	V _{OUT1} - 0.5			V
HV_DET Voltage Low		10 kΩ Pullup to 5 V VBATT_MON Tied to ASO_RAIL			0.4	V
HV_DET Threshold		VBATT_MON Rising	18		20	V
HV_DET Hysteresis		VBATT_MON Falling	0.2	0.35	0.5	V
BO_DET Voltage High		10 kΩ Pulldown to GND VBATT_MON Tied to ASO_RAIL	V _{OUT1} - 0.5			V
BO_DET Voltage Low		10 kΩ Pullup to 5 V VBATT_MON Tied to ASO_RAIL			0.4	V
BO_DET Threshold		VBATT_MON Falling	7	7.5	8	V
BO_DET Hysteresis		VBATT_MON Rising	0.2	0.35	0.5	V

4. i_q is equal to I_{VIN-B} + I_{VIN-H} - I_{SYS}
5. I_{SHDN} is equal to I_{VIN-B} + I_{VIN-H}
6. I_{SYS} is equal to I_{OUT1} + I_{OUT2} + I_{OUT3}

ELECTRICAL CHARACTERISTICS

(7 V < ASO_RAIL < 18 V, VIN-H = VIN-B ≥ ASO_RAIL, VPP = 5 V, VIN_S3 tied to ASO_RAIL, VBATT_MON = 0 V, EN = 5 V, IGNIN = 0 V, ISYS = 3 mA (Note 6)) Min/Max values are valid for the temperature range -40°C ≤ TJ ≤ 150 °C unless noted otherwise. Min/Max values are guaranteed by test, design or statistical correlation.

Parameter	Symbol	Conditions	Min	Typ	Max	Unit
-----------	--------	------------	-----	-----	-----	------

LOW DROP-OUT LINEAR REGULATOR 1 (LDO1) SPECIFICATION

Output Voltage		IOUT1 = 0 mA to 120 mA, 7 V < ASO_RAIL < 18 V	4.9	5	5.1	V
Dropout (ASO_RAIL - VOUT1)	VDR1	IOUT1 = 120 mA (Note 7)			500	mV
Load Regulation		IOUT1 = 0 mA to 120 mA, VIN_B = 13.2 V		0	75	μV/mA
Line Regulation		IOUT1 = 1 mA, 7 V < ASO_RAIL < 18 V		0	2	mV/V
Output Current Limit			180			mA
Output Load Capacitance Range	Co	Output Capacitance for Stability	1.0		100	μF
Output Load Capacitance ESR Range (Notes 8 and 9)	ESRCo	Cap ESR for Stability	0.01		13	Ω
ΔVOUT1 (ASO Low to High Transient)		TJ = 25 °C, IOUT1 = 100 mA, ISYS = 400 mA, CASO_RAIL = 1 μF, ESRCo = 0.01 Ω, Co = 10 μF, VIN-A falling		70	100	± mV
ΔVOUT1 (ASO high to Low Transient)		TJ = 25 °C, IOUT1 = 100 mA, ISYS = 400 mA, CASO_RAIL = 1 μF, ESRCo = 0.01 Ω, Co = 10 μF, VIN-A rising		70	100	± mV
Power Supply Ripple Rejection (Note 8)	PSRR	VIN_B = 13.2 V, 0.5 VPP, 100 Hz		60		dB
Startup Overshoot		IOUT1 = 0 mA to 100 mA			3	%

LOW DROP-OUT LINEAR REGULATOR 2 (LDO2) SPECIFICATION

Output Voltage		IOUT2 = 0 mA to 80 mA, 7 V < ASO_RAIL < 18 V	3.234	3.3	3.366	V
Dropout (ASO_RAIL - VOUT2)	VDR2	IOUT2 = 80 mA (Note 7)			1.0	V
Load Regulation		IOUT2 = 0 mA to 80 mA, VIN_B = 13.2 V		0	66	μV/mA
Line Regulation		IOUT2 = 1 mA, 7 V < ASO_RAIL < 18 V		0	1.2	mV/V
Output Current Limit			120			mA
Output Load Capacitance Range	Co	Output Capacitance for Stability	1.0		100	μF
Output Load Capacitance ESR Range (Notes 8 and 9)	ESRCo	Maximum Cap ESR for stability	0.01		10	Ω
ΔVOUT2 (ASO Low to High Transient)		TJ = 25 °C, IOUT2 = 80 mA, ISYS = 400 mA, CASO_RAIL = 1 μF, ESRCo = 0.01 Ω, Co = 22 μF, VIN-A falling		30	66	± mV
ΔVOUT2 (ASO high to Low Transient)		TJ = 25 °C, IOUT2 = 80 mA, ISYS = 400 mA, CASO_RAIL = 1 μF, ESRCo = 0.01 Ω, Co = 22 μF, VIN-A rising		30	66	± mV
Power Supply Ripple Rejection (Note 8)	PSRR	VIN_B = 13.2 V, 0.5 VPP, 100 Hz		60		dB
Startup Overshoot		IOUT2 = 0 mA to 80 mA			3	%

LOW DROP-OUT LINEAR REGULATOR 3 (LDO3) SPECIFICATION

Output Voltage	VOUT3	IOUT3 = 0 mA to 400 mA, VOUT3 + VDR3 ≤ VIN_S3 ≤ 18 V	-2%	-	+2%	V
Dropout (VIN_S3 - VOUT3)	VDR3	IOUT3 = 400 mA, VOUT3 = 5 V (Notes 7 and 10)			2.5	V
Output Current Limit			500			mA
Load Regulation		IOUT3 = 0 mA to 400 mA, VIN_B = 13.2 V		0	75	μV/mA
Line Regulation		IOUT3 = 1 mA, VREF ≤ VIN_S3 ≤ 18 V		0	654	μV / V
Output Load Capacitance Range	Co	Output Capacitance for Stability	1.0		100	μF

ELECTRICAL CHARACTERISTICS (continued)

(7 V < ASO_RAIL < 18 V, VIN-H = VIN-B ≥ ASO_RAIL, V_{PP} = 5 V, VIN_S3 tied to ASO_RAIL, VBATT_MON = 0 V, EN = 5 V, IGNIN = 0 V, I_{SYS} = 3 mA (Note 6)) Min/Max values are valid for the temperature range -40°C ≤ T_J ≤ 150 °C unless noted otherwise. Min/Max values are guaranteed by test, design or statistical correlation.

Parameter	Symbol	Conditions	Min	Typ	Max	Unit
-----------	--------	------------	-----	-----	-----	------

LOW DROP-OUT LINEAR REGULATOR 3 (LDO3) SPECIFICATION

Output Load Capacitance ESR Range (Notes 8 and 9)	ESR _{Co}	Maximum Capacitance ESR for stability	0.01		12	Ω
ΔV _{OUT3} (ASO Low to High Transient)		T _J = 25 °C, I _{OUT3} = 400 mA, I _{SYS} = 400 mA, C _{ASO_RAIL} = 1 μF, ESR _{Co} = 0.01 Ω, Co = 47 μF, VIN-A falling		15	36	± mV
ΔV _{OUT3} (ASO high to Low Transient)		T _J = 25 °C, I _{OUT3} = 400 mA, I _{SYS} = 400 mA, C _{ASO_RAIL} = 1 μF, ESR _{Co} = 0.01 Ω, Co = 47 μF, VIN-A rising		15	36	± mV
Power Supply Ripple Rejection (Note 8)	PSRR	VIN_B = 13.2 V, 0.5 V _{PP} , 100 Hz		60		dB
Startup Overshoot		I _{OUT3} = 0 mA to 400 mA			3	%

Product parametric performance is indicated in the Electrical Characteristics for the listed test conditions, unless otherwise noted. Product performance may not be indicated by the Electrical Characteristics if operated under different conditions.

(参考記)

製品/パラメータは、特別な記述が無い限り、記載されたテスト条件に対する電気的特性で示しています。異なる条件下で製品動作を行った時には、電気的特性で示している特性を得られない場合があります。

7. Dropout voltage is measured when the output voltage has dropped 100 mV relative to the nominal value obtained with ASO_RAIL = VIN_S3 = 13.2 V.

8. Not tested in production. Limits are guaranteed by design.

9. Refer to CIRCUIT DESCRIPTION Section for Stability Consideration

10. For other voltage versions refer to Typical Performance Characteristics Section.




Figure 2. Automotive Radio System Block Diagram Example NCV8612 with NCV8855

回路説明

自動切り替え回路

自動切り替え回路は、デバイスの連続動作を保証するように設計されており、状態に応じて入力電圧を自動的にASO_RAIL入力からVIN-B入力、VIN-H入力に切り替えます。主入力電圧ピンはASO_RAILで、8 V電源からドライブされます。この電圧が存在するとき、出力電圧をドライブします。8 V電源が供給されているかどうかに関係なく、デバイスの基準およびコア機能はVIN-BとVIN-Hのうちの電圧の高い方でドライブされます。切り替え制御回路には、VIN-Aを介して8V電源からのみ電力が供給されます。

8 V電源が供給されないときは、2個のP-FETスイッチのゲートが接地されて、スイッチがターンオンします。この状態では、VIN-B電圧とVIN-H電圧がダイオードでORがとられ、高い方の電圧がチップに供給されます。VIN-H電圧は、VIN-B電圧よりもダイオード1個分低い電圧となるため、VIN-B電圧が主な供給電源となります。

8 V電源とVIN-B電源の両方ともない場合、VIN-H電源からデバイスに電力が供給されます。ここで、VIN-H電源は1000 μ F(推奨)コンデンサから供給されます。VIN-H電源の継続時間は、出力電流によって変化します。これは一時的なバッテリー電源喪失に対する保護を目的とするものです。

ダブル・バッテリーなど、バッテリー・ラインで高電圧状態が長く続くような場合のために、VIN-Hラインにブリード・トランジスタが備わっています。VIN-Hに接続された大容量ホールドアップ・コンデンサにより、このピンの電圧は長時間、高い状態に留まります。この状態は多くの場合、デバイスの過電圧シャットダウンを引き起こします。この状態を回避するために、過電圧シャットダウン信号に接続されているトランジスタがVIN-Hに接続されます。このトランジスタは高電圧イベントで導通するため、ホールドアップ・コンデンサはタイミングよく過剰な電圧を放電できます。

Figure 1のブロック図で、C_{ASO_RAIL}は1 μ Fのコンデンサとして記載されています。デバイスが適切に動作するには、C_{ASO_RAIL}は1 μ F以下でなければなりません。

切り替え中は、出力段のタイマが入力電圧の変化に備えてレギュレータを準備します。切り替えが発生すると、Figure 3に示すように、出力波形に変化が生じます。




Figure 3. V_{OUTX} Response to ASO Swichover Event

VIN-B/VIN-H最小動作電圧

内部リファレンスおよびコア機能には、VIN-BまたはVIN-H電源から電力が供給されます。この2電圧の高い方が支配的となりリファレンスに電力を供給します。これによって、起動時およびおよび安定したリファレンス電圧として、迅速な回路応答を供給します。VIN-B電圧がVIN-H電圧よりもはるかに速く立ち上がるため、初期にはVIN-B電圧がリファレンスに電力を供給します。VIN-Bが過渡的に低下するケースでは、VIN-H電源が大容量ホールドアップ・コンデンサと共に支配的な電圧となり、リファレンスに電力を供給します。

デバイスが適切に動作するには、VIN-BまたはVIN-Hは4.5V以上でなければなりません。4.5 V未満では、リファレンスが適切に動作せず、デバイスが誤動作します。VIN-BまたはVIN-HはVIN-Aピンの電圧に関係なく、4.5 Vを超えている必要があります。

イネーブル機能

NCV8612はイネーブル入力を備えています。イネーブル電圧を0.8V未満に維持すると、3つの出力がローに保持されます。イネーブル・ピン電圧を2.0 V以上に上げると、3つの出力が安定化された出力電圧になります。

内部ソフトスタート

NCV8612は内部ソフトスタート機能を備えています。この機能は、突入電流と出力電圧のオーバershootを制限するために内蔵されています。

ソフトスタート機能は3つすべてのレギュレータに適用されます。

ソフトスタート機能は、起動、イネーブルによる起動、サーマル・シャットダウン後の起動、および過電圧状態後の起動時に作動します。

LDO3はいかなる状態でもソフトスタートの影響を受けません。LDO3出力は、過電圧シャットダウンの影響を受けないため、過電圧状態からのデバイス復帰時にソフトスタート機能によって動作が変化することはありません。また、VIN_S3が独立した電源に接続されているとき、ソフトスタート作動後に電源が使用可能になっても、LDO3が独立したソフトスタート機能を持つことはありません。

LDO1レギュレータ

LDO1エラー・アンプは、リファレンス電圧を出力電圧(VOUT1)のサンプルと比較し、内部PFETのゲートをドライブします。リファレンスは温度安定出力が得られるバンドギャップ設計となっています。

LDO2レギュレータ

LDO2エラー・アンプは、リファレンス電圧を出力電圧(VOUT2)のサンプルと比較し、内部PFETのゲートをドライブします。リファレンスは温度安定出力が得られるバンドギャップ設計となっています。

LDO3レギュレータ

LDO3エラー・アンプは、リファレンス電圧を出力電圧(VOUT3)のサンプルと比較し、内部PFETのゲートをドライブします。リファレンスは温度安定出力が得られるバンドギャップ設計となっています。

LDO3は可変電圧出力です。可変電圧オプションには、外付け抵抗分割器フィードバック・ネットワークが必要です。LDO3は10 Vまで調整可能です。内部リファレンス電圧は0.996 Vです。適切なフィードバック抵抗を求めるには、次式を使用できます。

$$V_{OUT3} = V_{OUT3FB} [(R1+R2)/R2]$$




Figure 4. Feedback Network

安定性についての考察

出力コンデンサまたは補償コンデンサCOUTXは、起動遅延、負荷過渡応答、およびループ安定性というリニア・レギュレータの3つの主要特性を決定する役割を果たします。コンデンサの容量とタイプは、価格、入手のしやすさ、サイズ、温度制約に基づいて決定しなければなりません。タンタル、アルミニウム電解、フィルム、またはセラミック・コンデ

ンサはすべて条件を満たす解決策ですが、ESRの制約に注意する必要があります。アルミニウム電解コンデンサは最も安価な解決策ですが、回路が低温(-25°C~-40°C)で動作する場合は、コンデンサの容量とESRの両方が大幅に変化します。コンデンサ・メーカーのデータ・シートには通常、この情報が記載されています。Figure 22-27に示す各出力コンデンサCOUTXの容量は、大部分のアプリケーションで有効ですが、必ずしも最適な解決策というわけではありません。以下の値で安定性が保証されています。

$$C_{OUT1} \geq 47 \mu F, ESR \leq 10 \Omega$$

$$C_{OUT2} \geq 47 \mu F, ESR \leq 10 \Omega$$

$$C_{OUT3} \geq 47 \mu F, ESR \leq 10 \Omega$$

実際の制限値が代表的性能特性セクションにグラフで示してあります。

サーマル

NCV8612の電力が増大するに従って、何らかの熱放散が必要になることがあります。このデバイスがサポートする最大消費電力は、ボードのデザインとレイアウトによって異なります。PCB上のマウント・パッド構成、ボード材質、および周囲温度がデバイスの接合部温度上昇の速度に影響を与えます。NCV8612のPCBを通じた熱伝導が良好なとき、高電力アプリケーションでの接合部温度は比較的低くなります。

NCV8612が処理可能な最大損失は、次式で与えられます。

$$P_{D(max)} = (T_{J(max)} - T_A) / R_{thJA}$$

R_{thJA} 対PCB面積についてはFigure 20を参照してください。多層PCBの使用や空気流の考察によって、R_{thJA}はさらに減少する場合があります。

IGNOUT回路

IGNOUTピンはオープン・ドレイン出力のシュミット・トリガであり、外部で10 kΩ抵抗により5 Vにプルアップされます。IGNOUTピンを使用して、車輛のイグニッション信号をモニタし、エンジン・クランク中に信号を送信してオーディオ・アンプをミュートすることができます。IGNINピンはESD保護されており、最大45 Vのピーク過渡信号を処理することができます。ダイオードを外付けして負電圧スパイクから保護することを推奨します。IGNOUT回路には、適切な動作のためにイネーブルされるデバイスが必要です。

V_{pp}機能

リセットおよび警告回路はプッシュプル出力段を使用しています。ハイ信号はV_{pp}で供給されます。V_{pp}は内部でLDO1に接続されています。このセットアップおよびLDOの1~3がV_{pp}に接続されているセットアップでは、過電流、サーマル・シャットダウン、または過電圧状態のためにプルアップ電圧が低下した場合、V_{pp}信号が消失する可能性があります。

リセット出力

リセット出力はマイクロコントローラへのパワーオン・インジケータとして使用されます。NCV8612のリセット回路はLDO1の出力をモニタします。

この信号は、出力電圧が高信頼性動作に適していることを示します。この信号は、出力が適切とみなされないとローになります。リセット回路はプッシュプル出力段を使用しており、 V_{PP} はハイ信号になります。バッテリー電圧またはイネーブルによって、デバイスがシャットダウンされた場合、リセット出力はグラウンドにプルダウンされます。

リセット出力および相対タイミングを制御する入力および出力状態をFigure 5、Reset Timingに示します。リセット出力信号が有効状態を示すまでの遅延時間の間、出力電圧安定化を維持する必要があります。リセット出力の遅延は、遅延ピンのタイミング・コンデンサが残留電圧0 Vから2 Vの遅延タイミング・スレッシュホールド電圧 V_D まで充電されるのに要する時間として定義されます。このための充電電流 I_D は5 μ Aです。遅延ピンの10 nFのコンデンサと標準ICパラメータを使用することによって、以下の時間遅延が得られます。

$$t_{RD} = C_D * V_{DU} / I_D$$

$$t_{RD} = 10 \text{ nF} * (2 \text{ V}) / (5 \mu\text{A}) = 4 \text{ ms}$$

その他の時間遅延はコンデンサ値 C_D を変えることによって得られます。時間遅延は、 C_D の容量を小さくすると短縮できます。上式を使用して、希望どおり遅延を短縮できます。遅延ピンをオープン状態にしておくと、ピンに不要な信号が結合される可能性があるため好ましくありません。

VBATT_MONと警告フラグ

NCV8612は、高電圧検出、ブラウンアウト検出、および高温検出回路を備えています。過電圧シャットダウン、高電圧、およびブラウンアウト検出回路はすべて、VBATT_MON入力によって動作します。この機能が不要な場合、VBATT_MONピンを接地すると機能がオフになります。HV_DETおよびBO_DET信号は、VBATT_MON回路が標準1.0 V～2.5 Vの最小動作電圧に達するまでハイ・インピーダンス状態です。最小動作電圧に達した時点で、BO_DET信号がローに保持され、HV_DET信号はハイになります。VBATT_MON信号がブラウンアウト・スレッシュホールド(標準7～8 V)に達すると、BO

_DET信号はハイになります。VBATT_MON電圧がブラウンアウト・スレッシュホールド以下に低下するまで、BO_DET信号はハイのままです。VBATT_MON信号がHV_DETスレッシュホールド(標準18～20 V)以上に上昇するまで、

HV_DET信号はハイのままです。HV_DET信号がHV_DETスレッシュホールドを交差してローになると、HV_DET信号がハイに再アサートされます。

また、NCV8612は、接合部温度がサーマル・シャットダウンに近づいていることを示すホット・フラグ・ピンも備えています。ホット・フラグ信号は、接合部温度がホット・フラグ・スレッシュホールド(標準140°C～160°C)より低い間はハイのままです。このピンの目的は、接合部温度がサーマル・シャットダウン・スレッシュホールド(標準160°C～180°C)に接近していることを警告することです。ホット・フラグ信号は、接合部温度がホット・フラグ・スレッシュホールド以下に低下するまでローを維持します。

Hot_Flag回路はVBATT_MONピンでは動作しないため、VBATT_MONを接地してもディセーブルできません。

3つの警告回路はそれぞれプッシュプル出力段を使用しています。ハイ信号は V_{PP} で供給されます。 V_{PP} は内部で V_{OUT1} に接続されています。

過電圧シャットダウン

NCV8612は過電圧シャットダウン(OVS)機能を備えています。OVSは、VBATT_MON信号が19 Vを交差するとターンオンするように設計されています。VBATT_MONピンがグラウンドに接続されている場合、OVS機能はディセーブルされます。

OVSがトリガされると、LDO 1とLDO2の両方がシャットダウンされます。LDO3は個別入力電圧ラインVIN_S3によって動作し、この状態ではシャットダウンしません。OVS状態がなくなると、LDO1とLDO2の両方がオンに戻ります。

VIN-Hラインには放電トランジスタがあり、高バッテリー状態がなくなったときに、チップ上でOVS状態が継続しないようにしています。このトランジスタは、VIN-Hホールドアップ・コンデンサから高電圧を放電するのに必要です。このトランジスタは、チップ上でOVSが検出されたときにのみオンになり、チップ上でOVS状態が検出されなくなるとすぐにオフになります。

NCV8612




Figure 5. NCV8612 Reset Timing Diagram




Figure 6. IGNOUT Timing Diagram




Figure 7. Auto Switchover Circuit Timing Diagram VBATTMON Connected to ASO_RAIL




Figure 8. Warning Circuitry Timing Diagram




Figure 9. Thermal Shutdown Timing Diagram

NCV8612




Figure 10. NCV8612 Regulator Output Timing Diagram– VIN_S3 Tied to ASO_RAIL

NCV8612




Figure 11. NCV8612 Regulator Output Timing Diagram– VBATT_MON Grounded




Figure 12. Output Voltage LDO1 vs Temperature




Figure 13. Output Voltage LDO2 vs Temperature




Figure 14. Output Voltage LDO3 vs Temperature




Figure 15. Dropout LDO1 vs Output Current




Figure 16. Dropout LDO2 vs Output Current




Figure 17. Dropout LDO3 vs Output Current

NCV8612




Figure 18. HV-DET Threshold vs. dV/dt




Figure 19. LDO3 Dropout Voltage vs. Output Voltage




Figure 20. $R_{\theta JA}$ vs. Copper Area




Figure 21. $R_{\theta JA}$ vs. Duty Cycle




Figure 22. C_{OUT1} ESR Stability Region – 1 μ F

*The min specified ESR is based on Murata's capacitor GRM31CR60J476ME19 used in measurement. The true min ESR limit might be lower than shown.




Figure 23. C_{OUT1} ESR Stability Region – 47 μ F




Figure 24. C_{OUT2} ESR Stability Region – 1 μ F

*The min specified ESR is based on Murata's capacitor GRM31CR60J476ME19 used in measurement. The true min ESR limit might be lower than shown.




Figure 25. C_{OUT2} ESR Stability Region – 47 μ F




Figure 26. C_{OUT3} ESR Stability Region – 1 μ F

*The min specified ESR is based on Murata's capacitor GRM31CR60J476ME19 used in measurement. The true min ESR limit might be lower than shown.




Figure 27. C_{OUT3} ESR Stability Region – 47 μ F



Figure 28. Output Response of LDO1 to Loss of Vin-B




Figure 29. Output Response of LDO3 to Loss of Vin-B



Figure 30. Output Response of LDO2 to Loss of Vin-B




Figure 31. HV-DET Response to High Voltage – VBAT-MON tied to ASO-RAIL




Figure 32. HV-DET Response to High Voltage – VBAT-MON Left Open



Figure 33. BO-DET Response to LOW Voltage – VBAT-MON tied to ASO-RAIL



Figure 34. BO-DET Response to LOW Voltage – VBAT-MON Left Open




Figure 35. Output Response to OVS – VBAT-MON tied to ASO-RAIL





Figure 36. Output Response to OVS – VBAT-MON Left Open

ORDERING INFORMATION




Device	Conditions	Package	Shipping
NCV8612MNR2G	Enable with LDO1 Reset monitor, Adjustable LDO3	20 Lead DFN, 5x6 (Pb-Free)	2500 / Tape & Reel



SCALE 2:1

DFN20, 6x5, 0.5P
CASE 505AB
ISSUE C

DATE 23 MAY 2012


RECOMMENDED
SOLDERING FOOTPRINT*



DIMENSIONS: MILLIMETERS

*For additional information on our Pb-Free strategy and soldering details, please download the **onsemi** Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.

NOTES:

1. DIMENSIONS AND TOLERANCING PER ASME Y14.5M, 1994.
2. DIMENSIONS IN MILLIMETERS.
3. DIMENSION b APPLIES TO PLATED TERMINALS AND IS MEASURED BETWEEN 0.25 AND 0.30 MM FROM TERMINAL
4. COPLANARITY APPLIES TO THE EXPOSED PAD AS WELL AS THE TERMINALS.
5. FOR DEVICE OPN CONTAINING W OPTION, DETAIL B ALTERNATE CONSTRUCTION IS NOT APPLICABLE.

MILLIMETERS		
DIM	MIN	MAX
A	0.80	1.00
A1	0.00	0.05
A2	0.65	0.75
A3	0.20	REF
b	0.20	0.30
D	6.00	BSC
D2	3.98	4.28
E	5.00	BSC
E2	2.98	3.28
e	0.50	BSC
K	0.20	---
L	0.50	0.60

GENERIC
MARKING DIAGRAM*


XXXXX = Specific Device Code
A = Assembly Location
WL = Wafer Lot
YY = Year
WW = Work Week
▪ = Pb-Free Package

(Note: Microdot may be in either location)

*This information is generic. Please refer to device data sheet for actual part marking. Pb-Free indicator, "G" or microdot "▪", may or may not be present.

DOCUMENT NUMBER:	98AON13117D	Electronic versions are uncontrolled except when accessed directly from the Document Repository. Printed versions are uncontrolled except when stamped "CONTROLLED COPY" in red.
DESCRIPTION:	20 PIN DFN, 6X5 MM, 0.5 MM PITCH	PAGE 1 OF 1

onsemi and **onsemi** are trademarks of Semiconductor Components Industries, LLC dba **onsemi** or its subsidiaries in the United States and/or other countries. **onsemi** reserves the right to make changes without further notice to any products herein. **onsemi** makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does **onsemi** assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. **onsemi** does not convey any license under its patent rights nor the rights of others.

onsemi, **Onsemi**, and other names, marks, and brands are registered and/or common law trademarks of Semiconductor Components Industries, LLC dba "**onsemi**" or its affiliates and/or subsidiaries in the United States and/or other countries. **onsemi** owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of **onsemi**'s product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. **onsemi** reserves the right to make changes at any time to any products or information herein, without notice. The information herein is provided "as-is" and **onsemi** makes no warranty, representation or guarantee regarding the accuracy of the information, product features, availability, functionality, or suitability of its products for any particular purpose, nor does **onsemi** assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using **onsemi** products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information provided by **onsemi**. "Typical" parameters which may be provided in **onsemi** data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. **onsemi** does not convey any license under any of its intellectual property rights nor the rights of others. **onsemi** products are not designed, intended, or authorized for use as a critical component in life support systems or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should Buyer purchase or use **onsemi** products for any such unintended or unauthorized application, Buyer shall indemnify and hold **onsemi** and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that **onsemi** was negligent regarding the design or manufacture of the part. **onsemi** is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

ADDITIONAL INFORMATION

TECHNICAL PUBLICATIONS:

Technical Library: www.onsemi.com/design/resources/technical-documentation
onsemi Website: www.onsemi.com

ONLINE SUPPORT: www.onsemi.com/support

For additional information, please contact your local Sales Representative at
www.onsemi.com/support/sales