NB4N11M: マルチ・レベル・クロック / CML レシーバへのデータ入力 / バッファ / トランスレータ、2.5 Gbps、3.3 V

Datasheet: 3.3 V 2.5 Gb/s Multi Level Clock/Data Input to CML Receiver/ Buffer/ Translator
Rev. 3 (223.0kB)
製品概要
信頼性データを表示する
材料組成を表示
製品変更通知
NB4N11M は、CML 出力構造を備えた差動 1 対 2 クロック/データ分散/変換チップであり、高速クロック/データ・アプリケーションを対象としています。このデバイスは、EP11、LVEP11、SG11、または 7L11M デバイスと機能的には同等です。最大 2.5 GHz または 2.5 Gb/s でそれぞれ動作するクロックまたはデータ信号の、2 つの同一の差動出力コピーを作成します。したがって、NB4N11M は SONET、GigE、ファイバ・チャネル、バックプレーン、およびその他のクロック/データ分散アプリケーションに最適です。入力は LVPECL、CML、LVCMOS、LVTTL、または LVDS を受け入れます。CML 出力は 16 mA オープンコレクタであり、VTT 終端電圧への抵抗 (RL) 負荷パスが必要です。オープンコレクタ CML 出力は、電源投入時に VTT で終端する必要があります。1.8 V、2.5 V、または 3.3 V の電源に接続された 50 Ω または 25 Ω の負荷でレシーバをロードすると、差動出力は電流モード・ロジック (CML) 互換レベルを生成します。これにより、カップリング・キャパシタが不要になり、デバイスのインタフェースが簡素化されます。
特長
 
  • Maximum Input Clock Frequency > 2.5 GHz
  • Maximum Input Data Rate > 2.5 Gb/s
  • Typically 1 ps of RMS Clock Jitter
  • Typically 10 ps of Data Dependent Jitter @ 2.5 Gb/s, RL = 25 Ω
  • 420 ps Typical Propagation Delay
  • 150 ps Typical Rise and Fall Times
  • Operating Range: VCC = 3.0 V to 3.6 V with VEE = 0 V and VTT = 1.8 V to 3.6 V
  • Functionally Compatible with Existing 2.5 V / 3.3 V LVEL, LVEP, EP, and GigaComm Devices
  • These are Pb-Free Devices
アプリケーション
  • Clock distribution in high speed networking and Automated Test Equipment.
評価/開発ツール情報
製品 状態 Compliance 簡単な説明 アクション
NB4N11MDTEVB Active
Clock/Data Input Evaluation Board
Availability & Samples
Specifications
Interactive Block Diagram
製品
状態
Compliance
内容
外形
MSL
梱包形態
予算 価格/Unit
タイプ
Case Outline
タイプ
Temperature
タイプ
数量
NB4N11MDTR2G Active
Pb-free
Halide free
NB4N11M TSSOP-8 948R-02 3 260 Tape and Reel 2500 $3.1
マーケットリードタイム(週) : Contact Factory
PandS   (2020-09-14 00:00) : >1K
ON Semiconductor   (2020-09-02 00:00) : 5,000

Product
Description
Pricing ($/Unit)
Compliance
Status
Type
Channels
Input / Output Ratio
Input Level
Output Level
VCC Typ (V)
tJitterRMS Typ (ps)
tskew(o-o) Max (ps)
tpd Typ (ns)
tR & tF Max (ps)
fmaxClock Typ (MHz)
fmaxData Typ (Mbps)
Package Type
NB4N11MDTR2G  
 $3.1 
Pb
H
 Active   
Buffer
1
1:2
CML
LVCMOS
LVDS
LVPECL
LVTTL
CML
3.3
1
25
0.42
300
2500
2500
TSSOP-8
Case Outline
948R-02   
過去に閲覧した製品
一覧をクリアする

Your request has been submitted for approval.
Please allow 2-5 business days for a response.
You will receive an email when your request is approved.
Request for this document already exists and is waiting for approval.