3.3 V ECL プログラマブル遅延チップ

Favorite

Overview

MC100EP195B は、主にクロックのスキュー調整とタイミング調整用に設計されたプログラマブル遅延チップ (PDC) です。差動 NECL/PECL 入力遷移の可変遅延を提供します。 遅延セクションは、データシートの論理図 2 に示すようにプログラム可能なゲートとマルチプレクサのマトリクスで構成されています。EP195B の遅延増分には、デジタルで選択可能な約 10 ps の分解能と最大 10.2 ns の範囲があります。必要な遅延は、10 個のデータ選択入力 D(0:9) によって選択され、LEN (ピン 10) によって制御されます。LEN は LOW レベルで D(9:0) でのリアルタイム遅延値の透過的な負荷モードが可能になります。LEN は LOW から HIGH への遷移で、D(10:0) の次の変化に対して示す電流値をロックして、ホールドします。 D0 (LSB) から D9 (MSB) に相関するタップ数を変化させるためのおおよその遅延値が表 6 と図 3 に示されています。

  • Automated Test Equipment (ATE)
  • Maximum Input Clock Frequency >1.2 GHz Typical
  • Programmable Range: 0 ns to 10 ns
  • Delay Range: 2.2 ns to 12.2 ns
  • 10 ps Increments
  • PECL Mode Operating Range:VCC = 3.0 V to 3.6 V with VEE = 0 V
  • NECL Mode Operating Range:VCC = 0 V with VEE = 3.0 V to 3.6 V
  • IN/INb Inputs Accept LVPECL, LVNECL, LVDS Levels
  • A Logic High on the EN Pin Will Force Q to Logic Low
  • D10:0 Can Select Either LVPECL, LVCMOS, or LVTTL Input Levels
  • VBB Output Reference Voltage

Product List

If you wish to buy products or product samples, please log in to your onsemi account.

検索

Close Search

製品:

2

共有

Product Groups:

Orderable Parts:

2

製品

状態

CAD Models

Compliance

Package Type

Case Outline

MSL Type

MSL Temp (°C)

Container Type

Container Qty.

ON Target

Input Level

Output Level

VCC Typ (V)

fMax Typ (MHz)

td(prog) Min (ns)

td(prog) Max (ns)

td(step) Typ (ps)

tJitter Typ (ps)

tR & tF Max (ps)

Reference Price

MC100EP195BFAG

Loading...

Active

CAD Model

Pb

A

H

P

LQFP-32

2

260

JTRAY

250

Y

LVDS

ECL

3.3

1200

8.95

12.11

11

2.6

300

Price N/A

More Details

MC100EP195BMNG

Loading...

Active

CAD Model

Pb

A

H

P

QFN-32

2

260

TUBE

74

Y

LVDS

ECL

3.3

1200

8.95

12.11

11

2.6

300

Price N/A

More Details

Show More

1-25 of 25

Products per page

Jump to :