

MOSFETのゲート電荷の原点とアプリケーション

はじめに

エンジニアは多くの場合、合計駆動抵抗とゲート電荷またはゲート静電容量に基づいて、スイッチング時間を推定します。静電容量は非線形なので、スイッチング動作を推定するにはゲート電荷の方が扱いやすいパラメータです。ただし、データシートのパラメータから推定したMOSFETのスイッチング時間は通常、オシロスコープの表示と一致しません。原因は、データシートから得られるパラメータとアプリケーションの条件が異なることです。例えば、Figure 1ではNTD5805Nのゲート電荷を2つの異なる条件で特性評価していますが、それらの結果は互いに大きく異なっています。データシートの値がユーザと異なる条件で特性評価されている場合は、その違いが原因で推定に誤差が生じます。この資料では、データシートからより良い方法でゲート電荷を推定する方法と、MOSFETを使用するアプリケーションについて説明します。この資料では説明を簡潔にするために、32 Vと30 Aの回路条件で、パワーMOSFET NTD5805Nのデータシート[1]を使用しています。




Figure 1. NTD5805N Gate-to-Source Voltage vs. Total Charge

誘導性スイッチング

スイッチ・モード電源では、MOSFETは誘導性負荷のスイッチングを行います。Figure 2に、ハイ・サイドMOSFETがターンオン遷移する際の基本的な降圧回路を示します。ハイ・サイドMOSFETがターンオンになる前に、インダクタ電流はロー・サイドMOSFETのボディ・ダイオード(V_{BD})を流れます。ターン-オン遷移は、3つの領域に分類できます (Figure 3)。これらの領域について個別に説明します。Figure 4に、出力特性の観点で、これらの領域を通過



ON Semiconductor®

www.onsemi.jp

APPLICATION NOTE

する遷移を示します。ゲート電荷は非線形の静電容量曲線から導くことができます。この曲線は、Figure 5に示すように、 $V_{DS} (V_{GS} = 0 \text{ V}) \sim V_{GS} (V_{DS} = 0 \text{ V})$ のレンジ内で完全に特性評価されています。




Figure 2. Inductive Switching




Figure 3. Gate-to-Source Voltage and Switching vs. Total Charge




Figure 4. On-Region Characteristics for Different Gate-to-Source Voltages

領域A：MOSFETのQGS

これはゲート-ソース間電圧(V_{GS})が0 Vからプラトー電圧(V_{GP})に立ち上がるまでの領域です。ゲート電圧が0 Vからスレッシュホールド電圧(V_{TH})に立ち上がった時点で、MOSFETは引き続きオフであり、ドレイン電流(I_D)は流れておらず、ドレイン-ソース間電圧(V_{DS})はクランプされた状態のままです。ゲート電圧が V_{TH} に達した後、MOSFETは導通を開始し、 I_D が立ち上がります。全インダクタ電流がMOSFETから供給されるまでは、 V_{DS} は引き続き $V_{DD} + V_{BD}$ の値にクランプされています。この領域では、 V_{DS} がクランプされた状態でゲート電圧を使用して入力静電容量(C_{iss})を充電します。ゲート-ドレイン間電圧は V_{DD} から $V_{DD} - V_{GP}$ に変化するので、この範囲内の入力静電容量曲線に従って電荷が蓄積されます。これはEq. 1で近似できます。

$$Q_{GS} \equiv \int_{V_{DD} - V_{GP}}^{V_{DD}} C_{iss}(V_{DS}) \cdot dV \quad (\text{eq. 1})$$

領域B：MOSFETのQGD

これは V_{GS} が V_{GP} で維持され平坦な値にとどまります。 I_D はインダクタ電流をクランプし、 V_{DS} のクランプ効果は失われて、MOSFETの V_{DS} は降下を開始します。この動作を $I_D - V_{DS}$ 曲線(Figure 4)に見ることができます。ここで、 I_D を固定して V_{DS} を変動させると、 V_{GS} は比較的安定した値にとどまっています。これはゲート電荷曲線に見られる平坦なプラトーの原点です。この領域内ではゲート電圧を使用して逆転送静電容量(C_{rss})を充電します。 V_{DS} は $V_{DD} + V_{BD}$ から $I_D \cdot R_{DS(ON)}$ まで低下します。したがって、 C_{rss} (ゲート-ドレイン間静電容量)両端の電圧は、 $\{(V_{DD} + V_{BD}) - V_{GP}\}$ から $\{(I_D \cdot R_{DS(ON)}) - V_{GP}\}$ に変化します。電圧の極性は反転します。この遷移に必要な電荷(Eq. 2)は、Figure 5の領域Bにおける静電容量曲線の面積という形で表現されます。




Figure 5. Capacitance Variation

$$Q_{GD} \equiv \int_0^{V_{DD} - V_{GP}} C_{rss}(V_{DS}) \cdot dV + \int_0^{V_{GP}} C_{rss}(V_{GS}) \cdot dV \quad (\text{eq. 2})$$

領域C：MOSFETの残りの全ゲート電荷

これは、 $I_D - V_{DS}$ 曲線(Figure 4)に見られるように、MOSFETが抵抗モードに移行する領域です。 V_{GS} は、 V_{GP} からドライバ電源電圧(V_{GDR})に立ち上がります。 I_D と V_{DS} の両方が比較的安定した値にとどまります。 I_D は引き続きインダクタ電流でクランプされます。 V_{GS} が増加すると、チャネル($V_{DS} = I \cdot R_{DS(ON)}$)は継続して増加し、 V_{DS} がわずかに低下します。必要な電荷はFigure 5の領域Cで示され、Eq. 3を使用して計算することができます。

$$Q_C \equiv \int_{V_{GP}}^{V_{GDR}} C_{iss}(V_{GS}) \cdot dV \quad (\text{eq. 3})$$

異なる条件でのゲート電荷の算定

これまでに、ゲート電荷に関して複数の領域がどのように形成されるかを説明しました。回路の条件によって、領域A、B、Cの間におけるゲート電荷の境界が決まります(Figure 6)。レンジは V_{DD} と V_{GDR} によって設定されます。 V_{GP} は、インダクタ電流(I_D)と電源電圧(V_{DD})を想定して、 $I_D - V_{DS}$ 曲線から見つけることができます。これら3つの電圧が見つかった場合、ゲート電荷はMOSFETの静電容量領域における面積に等しくなります。簡潔な推定のみを使用して、Figure 1の特性評価データと同じ回路条件で記述される方法論を採用した例をTable 1に示します。全ゲート電荷(Q_{GTOT})は、MOSFETがドライバ電圧に達するまで自身のゲートに蓄積した電荷の総量に等しくなります。スイッチング・ゲート電荷(Q_{SW})は、 I_D と V_{DS} の遷移を完了させるのに必要な電荷量です。




Figure 6. Circuit Parameters Effects

Table 1. ESTIMATION OF GATE CHARGE BASED ON METHOD DESCRIBED

Parameters	$V_{DD} = 30 \text{ V}, I_D = 5 \text{ A}$	$V_{DD} = 5 \text{ V}, I_D = 30 \text{ A}$	Refer to
V_{GP}	3.6 V	4.2 V	$I_D - V_{DS}$ Curve
Region A – Charge	$3.6 \text{ V} * 1.7 \text{ nF} \approx 6.1 \text{ nC}$	$4.2 \text{ V} * 1.9 \text{ nF} \approx 8.0 \text{ nC}$	Capacitance Curve
Region B – Charge	$(30 \text{ V} - 3.6 \text{ V}) * 0.2 \text{ nF} + 3.6 \text{ V} * 1.1 \text{ nF} \approx 9.2 \text{ nC}$	$(5 \text{ V} - 4.2 \text{ V}) * 0.4 \text{ nF} + 3.6 \text{ V} * 1.1 \text{ nF} \approx 4.9 \text{ nC}$	
Region C – Charge	$(10 \text{ V} - 3.6 \text{ V}) * 2.7 \text{ nF} \approx 18 \text{ nC}$	$(10 \text{ V} - 4.2 \text{ V}) * 2.7 \text{ nF} \approx 15.95 \text{ nC}$	
Q_{GTOT}	33 nC	29 nC	Sum A, B & C
V_{TH}	2.7 V	2.7 V	Datasheet Value
Q_{SW}	$(3.6 \text{ V} - 2.7 \text{ V}) / 3.6 \text{ V} * 6.1 \text{ nF} + 9.2 \text{ nC} \approx 11 \text{ nC}$	$(4.2 \text{ V} - 2.7 \text{ V}) / 4.2 \text{ V} * 8.0 \text{ nF} + 4.9 \text{ nC} \approx 7.8 \text{ nC}$	$Q_{A(\text{after } V_{TH})} + Q_B$

抵抗性スイッチング

抵抗性スイッチングの例はLEDと加熱コイルです。誘導性スイッチングと抵抗性スイッチングの主な違いは、ドレイン電流のクランプが発生するかかどうかです。スレッシュホールド電圧に達するまでFETはオフになっています。MOSFETが飽和領域でターンオン動作を開始する時点で、 V_{DS} は抵抗性負荷と電源電圧によって異なります。FETが抵抗モードに移行した後、MOSFETと負荷は単純な抵抗分割器になります。 V_{DS} と I_D の両方が変化して、 V_{GS} が上昇する (Figure 9の領域E)ので、平坦なプラトーは存在していません。幸い、 Q_{SW} と Q_{GTOT} は誘導性スイッチングの場合から変化していません。




Figure 7. Resistive Switching




Figure 8. Gate-to-Source Voltage and Switching vs. Total Charge (Resistive Switching)

ゲート電荷アプリケーション

MOSFETアプリケーションの重要な要素の1つは電力損失です。電力損失には複数の成分があります。導通損失はチャネルの抵抗成分($R_{DS(on)}$)で消費される電力です。スイッチング損失(P_{SW})は、スイッチング電流とスイッチング電圧で消費される電力です。

$$P_{QG} = Q_{GTOT@VGDR} \cdot V_{GDR} \cdot F_{SW} \quad (\text{eq. 4})$$

$$Q_{SW} = Q_{GS(\text{after } V_{th})} + Q_{GD} \quad (\text{eq. 5})$$

$$T_{SW(ON)} = Q_{SW} / \left(\frac{V_{GDR} - V_{GP}}{R_{DR} + R_G} \right), T_{SW(OFF)} = Q_{SW} / \left(\frac{V_{GP}}{R_{DR} + R_G} \right) \quad (\text{eq. 6})$$

$$P_{SW(\text{inductive})} = 0.5 \cdot V_{DD} \cdot I_D \cdot (T_{SW(ON)} + T_{SW(OFF)}) \cdot F_{SW} \quad (\text{eq. 7})$$

$$P_{SW(\text{resistive})} = 0.25 \cdot V_{DD} \cdot I_D \cdot (T_{SW(ON)} + T_{SW(OFF)}) \cdot F_{SW} \quad (\text{eq. 8})$$

上記で導いた式は、ゼロ電圧スイッチング・アプリケーションには適用されません。例えば、同期整流では、MOSFETはターンオン前に V_{DS} の両端で負のダイオード電圧降下(ボディ・ダイオードの導通)を示します。これらはやはり、同じ考え方を適用して静電容量(V_{GS} 側)と I_D - V_{DS} 曲線から導くことができます。

まとめ

回路条件が異なる場合、データシートではゲート電荷パラメータがどのように変化するか、という形で特性が示されていることがわかりました。適切なゲート電荷を得るのに必要なものは、簡易な計算式のみです。ゲート電荷の原点について解析的手法で説明しました。MOSFETのゲート電荷を熟知しておくと、異なる回路条件に対してより正確に推定することができます(Figure 10)。ゲート・ドライブ方式を選択する場合のトレードオフについて評価しました。ゲート・ドライブ電圧を低くすると、ある程度のエネルギーを節約できますが、オン抵抗の増加との間でバランスをとる必要があります。[2]でD. Leeが説明している手法を使用すると、クランプされて




Figure 9. On-Region Characteristics for Different Gate-to-Source Voltages

スイッチング・ゲート電荷(Q_{SW})は、ドレインの電圧と電流のスイッチング遷移を完了させるためにゲート・ドライバが供給する必要がある電流量です。ゲート電荷損失(P_{QG})は、ゲートの充電と放電のために消費される電力です。

いない反復的誘導性スイッチングや、短絡のような極端な動作条件下でも、性能を評価することができます。




Figure 10. NTD5805N Gate Charge at Various Conditions


APPENDIX A: ESTIMATION WITHOUT CAPACITANCE-VS- V_{GS} CURVE

Figure 11. NTD5805N Capacitance Curves

ほとんどのMOSFETデータシートには、静電容量対 V_{GS} 曲線(Figure 11の影付き部分)は掲載されていないので、入手可能な情報に基づいて推定を行う必要

があります。静電容量対 V_{GS} 曲線がない場合は、領域Bと領域Cで懸案事項になります。




Figure 12. Circuit Parameters Effects

領域Bでは、最新のトレンチMOSFETデバイスで $V_{GP}(I_D)$ が比較的一定しているとみなすことができます。トレンチ密度が高い(トランスコンダクタンスが大きい)ので、ドレイン電流 I_D が大きく変化する場合でも、ゲート・プラトー電圧 $V_{GP}(I_D)$ がわずかに増加するのみです。

領域Cでは、 $V_{GP}(I_D)$ に達した後のゲート電荷を推定できます(MOSFETのゲート静電容量が一定であるため)。

例えば、40 V NTMFS5C442NLを使用します。





Figure 13. NTMFS5C442NL Datasheet Curves

NTMFS5C442NLのFigure AとFigure Bから、ゲート-ソース間電圧 V_{GS} が3.0 Vから3.2 Vに変化すると、ドレイン電流 I_D が30 A増加することがわかります。したがって、ゲート・プラトー電圧 V_{GP} が約0.1 V変化するたびに、ドレイン電流が15 A増減することを

暗黙的に示していると言えます。最新のトレンチMOSFETデバイスでは、トランスコンダクタンスが大きいことから、 V_{GP} が比較的安定していると結論付けることができます。

Table 2. NTMFS5C442NL DATASHEET PARAMETERS

Parameter	Symbol	Test Condition	Min	Typ	Max	Unit
Total Gate Charge	$Q_{G(TOT)}$	$V_{GS} = 4.5 \text{ V}, V_{DS} = 32 \text{ V}, I_D = 50 \text{ A}$	–	23	–	nC
Total Gate Charge	$Q_{G(TOT)}$	$V_{GS} = 10 \text{ V}, V_{DS} = 32 \text{ V}, I_D = 50 \text{ A}$	–	50	–	
Threshold Gate Charge	$Q_{G(TH)}$	$V_{GS} = 4.5 \text{ V}, V_{DS} = 32 \text{ V}, I_D = 50 \text{ A}$	–	5.0	–	
Gate-to-Source Charge	Q_{GS}		–	9.8	–	
Gate-to-Drain Charge	Q_{GD}		–	6.7	–	
Plateau Voltage	V_{GP}		–	3.1	–	V



領域A = $Q_{GS} = 9.8 \text{ nC}$ (曲線からの推定値 = $3.1 \text{ V} * 3100 \text{ pF} = 9.6 \text{ nC}$)

領域B = $Q_{GD} = 6.7 \text{ nC}$

領域C = $Q_{GTOT} - Q_{GS} - Q_{GD} = 33.5 \text{ nC}$

複数のテスト条件に関する計算

例えば、 $V_{GS} = 6 \text{ V}$ 、 $V_{DS} = 20 \text{ V}$ 、 $I_D = 20 \text{ A}$ の場合は次のようになります。




Figure 15. NTMFS5C442NL Capacitance Curves with New Test Conditions

領域A = $3.1 \text{ V} * 3100 \text{ pF} = 9.6 \text{ nC}$

領域B = $6.7 \text{ nC} - (12 \text{ V} * 100 \text{ pF}) = 5.5 \text{ nC}$

領域C = $33.5 \text{ nC} / (10 \text{ V} - 3.1 \text{ V}) * (6 \text{ V} - 3.1 \text{ V}) = 14.1 \text{ nC}$




Figure 16. Graphic Representation of Change in Above NTMFS5C442NL Estimation




Figure 17. Gate Charge Comparison between Test Conditions

ゲート電荷の変化は、影付き領域で新しいテスト条件を使用することにより、Figure 16のように表現できます。

参考資料

- [1] ON Semiconductor, “Power MOSFET 40 V NTD5805N Datasheet”,
http://www.onsemi.com/pub_link/Collateral/NTD5805N-D.PDF
- [2] ON Semiconductor,
 “UIS/短絡状態が繰り返し発生する場合の MOSFETの過渡接合部温度”,
http://www.onsemi.com/pub_link/Collateral/AND9042JP-D.PDF
- [3] ON Semiconductor, “Power MOSFET 40 V NTMFS5C442NL Datasheet”,
http://www.onsemi.com/pub_link/Collateral/NTMFS5C442NL-D.PDF

ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC) 若しくはその子会社の米国及び/または他の国における登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf。SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。

PUBLICATION ORDERING INFORMATION

LITERATURE FULFILLMENT:
 Literature Distribution Center for ON Semiconductor
 19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada
Email: orderlit@onsemi.com

N. American Technical Support: 800-282-9855 Toll Free
 USA/Canada
Europe, Middle East and Africa Technical Support:
 Phone: 421 33 790 2910
Japan Customer Focus Center
 Phone: 81-3-5817-1050

ON Semiconductor Website: www.onsemi.com
Order Literature: <http://www.onsemi.com/orderlit>
 For additional information, please contact your local Sales Representative