

AND9443/D

CMOS 8-BIT MICROCONTROLLER
LC87BH00 シリーズ
ユーチャーズマニュアル



ON Semiconductor®

www.onsemi.jp

APPLICATION NOTE

オン・セミコンダクター
マイクロコントローラービジネスユニット

ON Semiconductor 及び ON Semiconductor のロゴはON Semiconductor という商号を使う Semiconductor Components Industries, LLC 若しくはその子会社の米国及び/または他の国における商標です。ON Semiconductorは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。ON Semiconductor の製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf. ON Semiconductorは通告なしで、本書記載の製品の変更を行うことがあります。ON Semiconductorは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害など一切の損害に対して、いかなる責任も負うことはできません。お客様は、ON Semiconductor によって提供されたサポートやアプリケーション情報の如何にかかわらず、すべての法令、規制、安全性の要求あるいは標準の遵守を含む、ON Semiconductor 製品を使用したお客様の製品とアプリケーションについて一切の責任を負うものとします。ON Semiconductor データシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあります。実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。ON Semiconductorは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。ON Semiconductor 製品は、生命維持装置や、いかなる FDA (米国食品医薬品局) クラス3の医療機器、FDAが管轄しない地域において同一もしくは類似のものと分類される医療機器、あるいは、人体への移植を対象とした機器における重要部品などへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にON Semiconductor 製品を購入または使用した場合、たとえ、ON Semiconductorがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、ON Semiconductor とその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。ON Semiconductorは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。

目 次

第1章 概説

1-1	概要	1-1
1-2	特徴	1-1
1-3	ピン配置図	1-7
1-4	システムブロック図	1-9
1-5	端子機能表	1-10
1-6	オンチップデバッグ端子処理	1-12
1-7	未使用端子の推奨処理	1-12
1-8	ポート出力形態	1-12
1-9	ユーザオプション一覧表	1-13
1-10	電源端子推奨条件 (VDD1, VSS1)	1-13

第2章 内部システム構成

2-1	メモリ空間	2-1
2-2	プログラムカウンタ (PC)	2-1
2-3	プログラムメモリ (ROM)	2-2
2-4	内部データメモリ (RAM)	2-2
2-5	アキュムレータ/Aレジスタ (ACC/A)	2-3
2-6	Bレジスタ (B)	2-3
2-7	Cレジスタ (C)	2-4
2-8	プログラムステータスワード (PSW)	2-4
2-9	スタックポインタ (SP)	2-5
2-10	間接アドレスレジスタ	2-5
2-11	アドレッシング・モード	2-6
2-11-1	イミディエイト・アドレッシング (#)	2-6
2-11-2	間接レジスタ・インダイレクト・アドレッシング ([Rn])	2-7
2-11-3	間接レジスタ+Cレジスタ・インダイレクト・アドレッシング ([Rn, C])	
		2-7
2-11-4	間接レジスタ (R0)	
	+オフセット値・インダイレクト・アドレッシング ([off])	2-8
2-11-5	ダイレクト・アドレッシング (d s t)	2-8
2-11-6	ROMテーブル参照・アドレッシング	2-9
2-11-7	外部データ・メモリ・アドレッシング	2-9
2-12	WAIT動作	2-10
2-12-1	WAIT動作の発生	2-10
2-12-2	WAIT動作とは	2-10

第3章 周辺システム構成

3-1	ポート0	3-1
3-1-1	概要	3-1

目 次

3-1-2	機能	3-1
3-1-3	関連レジスタ	3-2
3-1-4	オプション	3-4
3-1-5	HALT, HOLD時の動作	3-4
3-2	ポート1	3-5
3-2-1	概要	3-5
3-2-2	機能	3-5
3-2-3	関連レジスタ	3-5
3-2-4	オプション	3-8
3-2-5	HALT, HOLD時の動作	3-8
3-3	ポート2	3-9
3-3-1	概要	3-9
3-3-2	機能	3-9
3-3-3	関連レジスタ	3-10
3-3-4	オプション	3-13
3-3-5	HALT, HOLD時の動作	3-13
3-4	ポート3	3-14
3-4-1	概要	3-14
3-4-2	機能	3-14
3-4-3	関連レジスタ	3-15
3-4-4	オプション	3-15
3-4-5	HALT, HOLD時の動作	3-15
3-5	ポート7	3-16
3-5-1	概要	3-16
3-5-2	機能	3-16
3-5-3	関連レジスタ	3-17
3-5-4	オプション	3-21
3-5-5	HALT, HOLD時の動作	3-21
3-6	タイマ/カウンタ0 (T0)	3-22
3-6-1	概要	3-22
3-6-2	機能	3-22
3-6-3	回路構成	3-23
3-6-4	関連レジスタ	3-28
3-7	高速クロックカウンタ	3-31
3-7-1	概要	3-31
3-7-2	機能	3-31
3-7-3	回路構成	3-32
3-7-4	関連レジスタ	3-33
3-8	タイマ/カウンタ1 (T1)	3-35
3-8-1	概要	3-35

目 次

3-8-2	機能	3-35
3-8-3	回路構成	3-37
3-8-4	関連レジスタ	3-42
3-9	タイマ6, 7 (T6, T7)	3-47
3-9-1	概要	3-47
3-9-2	機能	3-47
3-9-3	回路構成	3-47
3-9-4	関連レジスタ	3-50
3-10	ベースタイマ (BT)	3-52
3-10-1	概要	3-52
3-10-2	機能	3-52
3-10-3	回路構成	3-53
3-10-4	関連レジスタ	3-54
3-11	シリアルインターフェース0 (SIO0)	3-57
3-11-1	概要	3-57
3-11-2	機能	3-57
3-11-3	回路構成	3-58
3-11-4	関連レジスタ	3-60
3-11-5	SIO0通信の具体例	3-62
3-11-6	SIO0のHALTモード時の動作	3-64
3-12	シリアルインターフェース1 (SIO1)	3-65
3-12-1	概要	3-65
3-12-2	機能	3-65
3-12-3	回路構成	3-66
3-12-4	SIO1通信の具体例	3-70
3-12-5	関連レジスタ	3-74
3-13	非同期シリアルインターフェース1 (UART1)	3-77
3-13-1	概要	3-77
3-13-2	機能	3-77
3-13-3	回路構成	3-78
3-13-4	関連レジスタ	3-81
3-13-5	UART1連続通信の具体例	3-85
3-13-6	UART1のHALTモード時の動作	3-87
3-14	PWM4／PWM5	3-88
3-14-1	概要	3-88
3-14-2	機能	3-88
3-14-3	回路構成	3-89
3-14-4	関連レジスタ	3-91
3-14-5	PWM4／PWM5出力ポート設定	3-93
3-15	ADコンバータ (ADC12)	3-97

目 次

3-1 5-1	概要	3-97
3-1 5-2	機能	3-97
3-1 5-3	回路構成	3-98
3-1 5-4	関連レジスタ	3-98
3-1 5-5	ADC動作の具体例	3-102
3-1 5-6	ADC使用上の留意点	3-103
3-1 6	基準電圧発生回路 (VREF17)	3-105
3-1 6-1	概要	3-105
3-1 6-2	機能	3-105
3-1 6-3	回路構成	3-105
3-1 6-4	関連レジスタ	3-106
3-1 6-5	基準電圧の使用例	3-107

第4章 制御機能

4-1	割り込み機能	4-1
4-1-1	概要	4-1
4-1-2	機能	4-1
4-1-3	回路構成	4-2
4-1-4	関連レジスタ	4-3
4-2	システムクロック発生機能	4-5
4-2-1	概要	4-5
4-2-2	機能	4-5
4-2-3	回路構成	4-6
4-2-4	関連レジスタ	4-8
4-2-5	C F発振アンプサイズ切り替えの具体例	4-13
4-3	C F発振 (メインクロック) 監視機能	4-14
4-3-1	概要	4-14
4-3-2	機能	4-14
4-3-3	回路構成	4-14
4-3-4	関連レジスタ	4-14
4-3-5	C F発振監視動作の具体例	4-15
4-4	スタンバイ機能	4-16
4-4-1	概要	4-16
4-4-2	機能	4-16
4-4-3	関連レジスタ	4-17
4-5	リセット機能	4-21
4-5-1	概要	4-21
4-5-2	機能	4-21
4-5-3	リセット時の状態	4-22
4-6	ウォッチドッグタイマ (WDT)	4-23

目 次

4-6-1	概要	4-23
4-6-2	機能	4-23
4-6-3	回路構成	4-24
4-6-4	関連レジスタ	4-26
4-6-5	ウォッチドッグタイマの使い方	4-28
4-6-6	ウォッチドッグタイマ使用上の注意点	4-29
4-7	内蔵リセット機能	4-30
4-7-1	概要	4-30
4-7-2	機能	4-30
4-7-3	回路構成	4-30
4-7-4	オプション	4-31
4-7-5	内蔵リセット回路の動作波形例	4-33
4-7-6	内蔵リセット回路使用上の留意点	4-34
4-7-7	内蔵リセット回路未使用上の留意点	4-36

A P P E N D I X

A-I	スペシャルファンクションレジスタ(SFR)マップ	A I-(1-7)
A-II	ポートブロック図	A II-(1-9)
A-III	LC872000/LC87B000 シリーズ・オンチップデバッガ端子処理	A III-(1-2)

目 次

1 概説

1-1 概要

LC87BH00シリーズは、最小バスサイクルタイム83.3nsで動作するCPU部を中心にして、8KバイトのフラッシュROM(オンボード書き換え可能)、256バイトRAM、オンチップデバッガ機能(フラッシュROM版のみ)、高機能16ビットタイマ/カウンタ×2(8ビットタイマに分割可)、プリスケーラ付き8ビットタイマ×2、時計用ベースタイマ、同期式SIO×1、非同期/同期式SIO×1、UART(全二重)、周期可変12ビットPWM×2、12/8ビット分解の切り替え付き12ビット11チャネルADコンバータ、高速クロックカウンタ、システムクロック分周機能、高精度内蔵発振回路、基準電圧発生回路、内蔵リセット回路、20要因10ベクタ割り込み機能等を1チップに集積した8ビットマイクロコントローラです。

1-2 特徴

■ フラッシュROM

LC87FBH08A : 8192×8ビット

- ・電源電圧2.2~5.5Vの幅広いオンボード書き込みが可能
- ・128バイト単位でのブロック消去可能
- ・2バイト単位での書き込み可能

■ RAM

LC87FBH08A : 256×9ビット

■ 最小バスサイクルタイム

- ・83.3ns(12MHz, VDD=2.7~5.5V)
- ・100ns (10MHz, VDD=2.2~5.5V)
- ・250ns (4MHz, VDD=1.8~5.5V)

(注)バスサイクルタイムはROMの読み出し速度を表します。

■ 最小命令サイクルタイム(Tcyc)

- ・250ns(12MHz, VDD=2.7~5.5V)
- ・300ns(10MHz, VDD=2.2~5.5V)
- ・750ns (4MHz, VDD=1.8~5.5V)

■ ポート

・ノーマル耐圧入出力ポート

1ビット単位で入出力指定可能	17(P1n, P20, P21, P30, P31, P70~P73, CF2/XT2)
----------------	--

4ビット単位で入出力指定可能 8(P0n)

・発振/入力専用ポート 1(CF1/XT1)

・リセット端子 1(RES)

・電源端子 3(VSS1, VSS2, VDD1)

■ タイマ

- ・タイマ0:キャプチャレジスタ付きの16ビットのタイマ／カウンタ
 - モード0: 8ビットプログラマブルプリスケーラ付き8ビットタイマ(8ビットキャプチャレジスタ付き)×2チャネル
 - モード1: 8ビットプログラマブルプリスケーラ付き8ビットタイマ(8ビットキャプチャレジスタ付き)+8ビットカウンタ(8ビットキャプチャレジスタ付き)
 - モード2: 8ビットプログラマブルプリスケーラ付き16ビットタイマ(16ビットキャプチャレジスタ付き)
 - モード3: 16ビットカウンタ(16ビットキャプチャレジスタ付き)
- ・タイマ1: PWM／トグル出力可能な16ビットのタイマ／カウンタ
 - モード0: 8ビットプリスケーラ付き8ビットタイマ(トグル出力付き)+8ビットプリスケーラ付き8ビットタイマ／カウンタ(トグル出力付き)
 - モード1: 8ビットプリスケーラ付き8ビットPWM×2チャネル
 - モード2: 8ビットプリスケーラ付き16ビットタイマ／カウンタ(トグル出力付き)(下位8ビットからもトグル出力可能)
 - モード3: 8ビットプリスケーラ付き16ビットタイマ(トグル出力付き)(下位8ビットはPWMとして使用可能)
- ・タイマ6: 6ビットプリスケーラ付き8ビットタイマ(トグル出力付き)
- ・タイマ7: 6ビットプリスケーラ付き8ビットタイマ(トグル出力付き)
- ・ベースタイマ
 - ①クロックは、サブクロック(32.768kHz水晶発振), システムクロック, タイマ0のプリスケーラ出力から選択できる。
 - ②5種類の時間での割り込み発生が可能。
 - ③CF発振回路選択時のベースタイマは使用不可。

■ 高速クロックカウンタ

- ①最高20MHzのクロックをカウントできる。(メインクロック10MHz使用時)
- ②リアルタイム出力

■シリアルインターフェース

- ・SIO0:8ビット同期式シリアルインターフェース
 - ①LSB先頭／MSB先頭切り替え可能
 - ②8ビットボーレートジェネレータ内蔵(最大転送クロック周期4/3Tcyc)
 - ③連続自動データ通信(1~256ビットまでビット単位で切り替え可能)(バイト単位で転送途中停止・再開が可能)
- ・SIO1:8ビット非同期／同期式シリアルインターフェース
 - モード0:同期式8ビットシリアルI/O
(2線式または3線式, 転送クロック2~512Tcyc)
 - モード1:非同期シリアルI/O
(半二重, データ8ビット, ストップビット1, ボーレート8~2048Tcyc)
 - モード2:バスモード1(スタートビット, データ8ビット, 転送クロック2~512Tcyc)
 - モード3:バスモード2(スタート検出, データ8ビット, ストップ検出)

■UART1

- ・全二重
- ・7/8/9ビット切り替え
- ・ストップビット1ビット(連続送信時は2ビット)
- ・ビットボーレートジェネレータ内蔵

■ ADコンバータ: 12ビット×11チャネル

- ・逐次比較方式
- ・12／8ビットADコンバータ分解能切り替え
- ・ポート入力: 10チャネル, 基準電圧専用入力: 1チャネル

■ PWM: 周期可変 12ビットPWM×2チャネル

■ 基準電圧発生回路 (VREF17)

- ・周波数可変RC発振回路の基準電圧をAD変換することで電源電圧のモニターが可能

■ リモコン受信回路 (P73/INT3/T0IN端子と共に)

- ・ノイズ除去機能 (ノイズ除去フィルタの時定数選択 1Tcyc/32Tcyc/128Tcyc)

■ クロック出力機能

- ①システムクロックとして選択された源発振クロックの $\frac{1}{1}, \frac{1}{2}, \frac{1}{4}, \frac{1}{8}, \frac{1}{16}, \frac{1}{32}, \frac{1}{64}$ を出力可能
- ②サブクロックの源発振クロックを出力可能

■ ウオッチドッグタイマ

- ・低速RC発振クロック/サブクロックにより動作するタイマのオーバーフローで内部リセット発生可能
- ・スタンバイモード時の動作を3種類(カウント動作継続/動作停止/カウント値を保持してカウント動作停止)から選択可能

■ 割り込み要求フラグ

・20要因10ベクタ

- ①割り込みは低レベル(L), 高レベル(H), 最高レベル(X)の3レベルの多重割り込み制御。割り込み処理中に、同一レベルまたは下位のレベルの割り込み要求が入っても受け付けられません。
- ②2つ以上のベクタアドレスへの割り込み要求が同時に発生した場合、レベルの高いものが優先されます。また、同一レベルでは飛び先ベクタアドレスの小さい方の割り込みが優先されます。

No.	ベクタ	選択レベル	割り込み要因
1	00003H	XまたはL	INT0
2	0000BH	XまたはL	INT1
3	00013H	HまたはL	INT2/T0L/INT4
4	0001BH	HまたはL	INT3/INT5/ベースタイマ
5	00023H	HまたはL	T0H
6	0002BH	HまたはL	T1L/T1H
7	00033H	HまたはL	SIO0/UART1受信
8	0003BH	HまたはL	SIO1/UART1送信
9	00043H	HまたはL	ADC/T6/T7/PWM4, 5
10	0004BH	HまたはL	ポート0

・優先レベル X > H > L

・同一レベルではベクタアドレスの小さいものが優先

■ サブルーチンスタックレベル: 最大128レベル(スタックはRAMの中に設定)

■ 高速乗除算命令

- ・16ビット×8ビット (実行時間: 5Tcyc)
- ・24ビット×16ビット (実行時間: 12Tcyc)
- ・16ビット÷8ビット (実行時間: 8Tcyc)
- ・24ビット÷16ビット (実行時間: 12Tcyc)

■ 発振回路

・内蔵発振回路

- | | |
|-------------------|------------------------------------|
| ①低速RC発振回路(SRC) | :システムクロック用／ウォッチドッグタイマ用
(100kHz) |
| ②中速RC発振回路(RC) | :システムクロック用(1MHz) |
| ③周波数可変RC発振回路(MRC) | :システムクロック用(8MHz) |

・外部発振回路

- | | |
|------------------|------------------------------|
| ①高速CF発振回路(CF) | :システムクロック用, Rf内蔵 |
| ②低速水晶発振回路(X'tal) | :低速システムクロック／ウォッチドッグタイマ用 Rf内蔵 |

- (1) CF発振回路と水晶発振回路の発振端子は共有端子となっており、選択はプログラマブル切り替え。
- (2) システムリセット中はCF発振回路、水晶発振回路共に発振動作を停止します。リセット解除後も発振停止状態を維持しますので、プログラムにて発振動作を開始してください。

■ システムクロック分周機能

- ・低消費電流動作可能
- ・最小命令サイクルで300ns, 600ns, 1.2μs, 2.4μs, 4.8μs, 9.6μs, 19.2μs, 38.4μs, 76.8μsの選択が可能(メインクロック10MHz使用時)

■ 内蔵リセット回路

・パワーオンリセット(POR)機能

- ①PORは電源投入時のみリセットがかかります。
- ②PORの解除レベルを8レベル(1.67V, 1.97V, 2.07V, 2.37V, 2.57V, 2.87V, 3.86V, 4.35V)オプションにて切り替え可能。

・低電圧検知リセット(LVD)機能

- ①LVDはPORとの併用により、電源投入時と電源低下時ともにリセットがかかります。
- ②LVD機能を使用する／使用しないと、低電圧検知レベルを7レベル(1.91V, 2.01V, 2.31V, 2.51V, 2.81V, 3.79V, 4.28V)からオプションにて切り替え可能。

■ スタンバイ機能

- ・HALTモード: 命令実行停止、周辺回路動作継続
 - ①発振の停止は自動的には行いません。
 - ②HALTモードを解除するには次の4つの方法があります。
 - (1) リセット端子に「L」レベルを入力する。
 - (2) 低電圧検知によるリセット発生。
 - (3) ウォッチドッグタイマによるリセット発生。
 - (4) 割り込みの発生。

・HOLDモード：命令実行停止，周辺回路動作停止

- ①CF発振，低速／中速／周波数可変RC発振，水晶発振のいずれも自動的に停止します。

(注)低速RC発振は、ウォッチドッグタイマからも直接発振が制御され、スタンバイモード時の発振の制御も行われます。

- ②HOLDモードを解除するには次の5つの方法があります。

- (1)リセット端子に「L」レベルを入力する。
- (2)低電圧検知によるリセット発生。
- (3)ウォッチドッグタイマによるリセット発生。
- (4)INT0, INT1, INT2, INT4, INT5の何れかで割り込み要因が成立する。
(INT0, INT1はレベル検出設定に限る)
- (5)ポート0で割り込み要因が成立する。

・X'tal HOLDモード：命令実行停止，ベースタイマ以外の周辺回路動作停止

(X'tal発振選択時)

- ①CF発振，低速／中速／周波数可変RC発振は自動的に停止します。

(注)低速RC発振は、ウォッチドッグタイマからも直接発振が制御され、スタンバイモード時の発振の制御も行われます。

- ②水晶発振は突入時の状態を維持します。

- ③X'tal HOLDモードを解除するには次の6つの方法があります。

- (1)リセット端子に「L」レベルを入力する。
- (2)低電圧検知によるリセット発生。
- (3)ウォッチドッグタイマによるリセット発生。
- (4)INT0, INT1, INT2, INT4, INT5の何れかで割り込み要因が成立する。
※INT0, INT1はレベル検出設定に限る。
- (5)ポート0で割り込み要因が成立する。
- (6)ベースタイマ回路で割り込み要因が成立する。

(注)X'tal発振を選択時のみ使用できます。

■オンチップデバッガ機能(フラッシュROM版のみ)

- ・ターゲット基板に実装状態でソフトデバッガ可能

- ・ソフトウェアブレーク機能

- ・1命令毎のステップ実行機能

- ・メモリモニタ機能

プログラム実行状態で全メモリ内容のモニタおよび書き換えが可能

(一部の特殊レジスタについては書き換えできません)

- ・小ピン対応に合わせオンチップデバッガ・ターミナルは2チャネル装備

DBGPO(P0), DBGP1(P1)

■データセキュリティ機能(フラッシュROM版のみ)

- ・フラッシュメモリに書き込まれているプログラムデータの不正読出しやコピーを防止

(注)データセキュリティ機能には絶対的なセキュリティはありません。

■出荷形態

- ・QFP36(7mm×7mm)

『鉛・ハロゲンフリー仕様品』

- ・VQLP32(4mm×4mm)

『鉛・ハロゲンフリー仕様品』受注生産品


■ 開発ツール

- ・オンチップデバッガ : (1) TCB87 TypeB + LC87FBH08A
(2) TCB87 TypeC(3線用ケーブル) + LC87FBH08A

■ 書き込み基板


パッケージ	書き込み基板
QFP36(7mm×7mm)	W87F24Q
VQLP32(7mm×7mm)	受注生産品

1-3 ピン配置図



(注)N.C.端子はオープン(未接続)にすること。


QFP36(7mm × 7mm)『鉛・ハロゲンフリー仕様品』



(注)N.C.端子はオープン(未接続)にすること。

VQLP32(4mm × 4mm) 『鉛・ハログンフリー仕様品』受注生産品

1-4 システムブロック図



1-5 端子機能表

端子名	I/O	機能説明	オプション												
VSS1, VSS2	-	電源の一端子	なし												
VDD1	-	電源の+端子	なし												
ポート0	I/O	<ul style="list-style-type: none"> ・8ビットの入出力ポート ・4ビット単位の入出力指定可能 ・4ビット単位のプルアップ抵抗 ON/OFF可能 ・HOLD解除入力 ・ポート0割り込み入力 ・端子機能 <ul style="list-style-type: none"> P05 : システムクロック出力 P06 : タイマ6トグル出力 P07 : タイマ7トグル出力 P00(ANO)～P06(AN6) : AD変換入力ポート P05(DBGP00)～P07(DBGP02) : オンチップデバッガ-0用端子 	あり												
ポート1	I/O	<ul style="list-style-type: none"> ・8ビットの入出力ポート ・1ビット単位の入出力指定可能 ・1ビット単位のプルアップ抵抗 ON/OFF可能 ・端子機能 <ul style="list-style-type: none"> P10 : SIO0データ出力 P11 : SIO0データ入力／バス入出力 P12 : SIO0クロック入出力 P13 : SIO1データ出力 P14 : SIO1データ入力／バス入出力 P15 : SIO1クロック入出力 P16 : タイマ1PWML出力 P17 : タイマ1PWMH出力／ブザー出力 P15(DBGP10)～P13(DBGP12) : オンチップデバッガ-1用端子 	あり												
ポート2	I/O	<ul style="list-style-type: none"> ・2ビットの入出力ポート ・1ビット単位の入出力指定可能 ・1ビット単位のプルアップ抵抗 ON/OFF可能 ・端子機能 <ul style="list-style-type: none"> P20 : UART 送信／PWM4 出力 P21 : UART 受信／PWM5 出力 P20, P21 : INT4入力／HOLD解除入力／タイマ1イベント入力 ／タイマ0Lキャプチャ入力／タイマ0Hキャプチャ入力 <p>インターフェト受付形式</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td></td><td>立ち上がり</td><td>立ち下がり</td><td>立ち上がり 立ち下がり</td><td>Hレベル</td><td>Lレベル</td></tr> <tr> <td>INT4</td><td>○</td><td>○</td><td>○</td><td>×</td><td>×</td></tr> </table>		立ち上がり	立ち下がり	立ち上がり 立ち下がり	Hレベル	Lレベル	INT4	○	○	○	×	×	あり
	立ち上がり	立ち下がり	立ち上がり 立ち下がり	Hレベル	Lレベル										
INT4	○	○	○	×	×										
ポート3	I/O	<ul style="list-style-type: none"> ・2ビットの入出力ポート ・1ビット単位の入出力指定可能 ・1ビット単位のプルアップ抵抗 ON/OFF可能 ・端子機能 <ul style="list-style-type: none"> P30 : PWM4出力 P31 : PWM5出力 P30, P31 : INT5入力／HOLD解除入力／タイマ1イベント入力 ／タイマ0Lキャプチャ入力／タイマ0Hキャプチャ入力 <p>インターフェト受付形式</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td></td><td>立ち上がり</td><td>立ち下がり</td><td>立ち上がり 立ち下がり</td><td>Hレベル</td><td>Lレベル</td></tr> <tr> <td>INT5</td><td>○</td><td>○</td><td>○</td><td>×</td><td>×</td></tr> </table>		立ち上がり	立ち下がり	立ち上がり 立ち下がり	Hレベル	Lレベル	INT5	○	○	○	×	×	あり
	立ち上がり	立ち下がり	立ち上がり 立ち下がり	Hレベル	Lレベル										
INT5	○	○	○	×	×										

(次ページへ)

端子名	I/O	機能説明	オプション																														
ポート7 P70～P73	I/O	<ul style="list-style-type: none"> ・4ビットの入出力ポート ・1ビット単位の入出力指定可能 ・1ビット単位のプルアップ抵抗 ON/OFF可能 ・端子機能 <ul style="list-style-type: none"> P70 : INT0入力/HOLD解除入力/タイマOLキャプチャ入力 /ウォッチドッグタイマ用出力 P71 : INT1入力/HOLD解除入力/タイマOHキャプチャ入力 P72 : INT2入力/HOLD解除入力/タイマ0イベント入力/ タイマOLキャプチャ入力 P73 : INT3入力(ノイズフィルタ付き入力)/タイマ0イベント入力/ タイマOHキャプチャ入力 P70(AN8)～P72(AN10) : AD変換入力ポート <p>インターラプト受付形式</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th></th> <th>立ち上がり</th> <th>立ち下がり</th> <th>立ち上がり 立ち下がり</th> <th>Hレベル</th> <th>Lレベル</th> </tr> </thead> <tbody> <tr> <td>INT0</td> <td>○</td> <td>○</td> <td>×</td> <td>○</td> <td>○</td> </tr> <tr> <td>INT1</td> <td>○</td> <td>○</td> <td>×</td> <td>○</td> <td>○</td> </tr> <tr> <td>INT2</td> <td>○</td> <td>○</td> <td>○</td> <td>×</td> <td>×</td> </tr> <tr> <td>INT3</td> <td>○</td> <td>○</td> <td>○</td> <td>×</td> <td>×</td> </tr> </tbody> </table>		立ち上がり	立ち下がり	立ち上がり 立ち下がり	Hレベル	Lレベル	INT0	○	○	×	○	○	INT1	○	○	×	○	○	INT2	○	○	○	×	×	INT3	○	○	○	×	×	なし
	立ち上がり	立ち下がり	立ち上がり 立ち下がり	Hレベル	Lレベル																												
INT0	○	○	×	○	○																												
INT1	○	○	×	○	○																												
INT2	○	○	○	×	×																												
INT3	○	○	○	×	×																												
RES	I/O	外部リセット入力/内部リセット出力端子	なし																														
CF1/XT1	I	<ul style="list-style-type: none"> ・セラミック発振子/32.768kHz水晶発振子用入力端子 ・端子機能 汎用入力ポート 	なし																														
CF2/XT2	I/O	<ul style="list-style-type: none"> ・セラミック発振子/32.768kHz水晶発振子用出力端子 ・端子機能 汎用入出力ポート 	なし																														

1-6 オンチップデバッガ端子処理

オンチップデバッガ端子処理に関しては、別マニュアル【オンチップデバッガRD87導入資料】、APPENDIX (A-III) 【LC872000/LC87B000 オンチップデバッガ端子処理】をご参考ください。

1-7 未使用端子の推奨処理

端子名	未使用時の推奨処理	
	基板	ソフトウェア
P00～P07	OPEN	出力LOW設定
P10～P17	OPEN	出力LOW設定
P20～P21	OPEN	出力LOW設定
P30～P31	OPEN	出力LOW設定
P70～P73	OPEN	出力LOW設定
CF1/XT1	100kΩ以下の抵抗でプルダウン	汎用入力設定
CF2/XT2	100kΩ以下の抵抗でプルダウン	汎用入力設定

1-8 ポート出力形態

ポートの出力形態とプルアップ抵抗の有無を以下に示します。

なお、入力ポートでのデータの読み込みは、ポートが出力モード時でも可能です。

ポート名	オプション 切り替え単位	オプション 種類	出力形式	プルアップ抵抗
P00～P07	1ビット単位	1	CMOS	プログラマブル(注1)
		2	Nchオープンドレイン	なし
P10～P17 P20, P21 P30, P31	1ビット単位	1	CMOS	プログラマブル
		2	Nchオープンドレイン	プログラマブル
P70	—	なし	Nchオープンドレイン	プログラマブル
P71～P73	—	なし	CMOS	プログラマブル
CF2/XT2	—	なし	セラミック発振子／32.768kHz 水晶発振子用出力 Nchオープンドレイン (汎用入出力ポート選択時は Nchオープンドレイン)	なし

(注1) ポート0のプログラマブルプルアップ抵抗の有無とLowインピーダンス・プルアップ/Highインピーダンス・プルアップ切り替えは、共にニブル(4ビット)単位(P00～03, P04～07)の制御となります。

1-9 ユーザオプション一覧表

オプション名	オプション種類	マスク版 ※1	フラッシュ版	オプション 切り替え単位	指定する内容
ポート出力形式	P00～P07	○	○	1ビット単位	CMOS Nch オープンドレイン
	P10～P17	○	○		CMOS Nch オープンドレイン
	P20～P21	○	○	1ビット単位	CMOS Nch オープンドレイン
	P30～P31	○	○	1ビット単位	CMOS Nch オープンドレイン
プログラム スタート番地	-	×	○ ※2	-	00000h 01E00h
低電圧検知 リセット機能	検知機能	○	○	-	許可: 使用する 禁止: 使用しない
	検知レベル	○	○	-	7 レベル
パワーオン リセット機能	パワーオンリセット レベル	○	○	-	8 レベル


※1: マスクオプションとしての選択になりますのでマスク完成後の変更は出来ません。

※2: マスク版のプログラムスタート番地は00000hになります。

1-10 電源端子推奨条件(VDD1, VSS1)

VDD1～VSS1端子間には、以下の条件を満たすようなバイパスコンデンサを接続してください。

- ・VDD1, VSS1端子とバイパスコンデンサC1, C2間は太い配線により最短で接続し、かつ両端子からバイパスコンデンサまでのインピーダンスが極力等しく($L1=L1'$, $L2=L2'$)なるように接続してください。
- ・コンデンサは大容量のものC1と小容量のものC2を並列に挿入してください。
C2については0.1μF程度のコンデンサを接続してください。




※1: VSS1端子とVSS2端子は必ず電気的にショートしてください。

2 内部システム構成

2-1 メモリ空間

LC870000シリーズは、次の3種類のメモリ空間を持ちます。

- ①プログラムメモリ空間 256Kバイト(128Kバイト×2バンク)
- ②内部データメモリ空間 64Kバイト(0000H～FFFFHのうち0000H～FDFFHがスタックエリア兼用)
- ③外部データメモリ空間 16Mバイト



(注) SFR: アキュムレータ等の特殊機能レジスタの配置されている領域 (APPENDIX A-I 参照)

図 2-1-1 メモリ空間

2-2 プログラムカウンタ(PC)

プログラムカウンタ(PC)は17ビットで構成されて、その他にバンクフラグBNKがあり、BNKの値でバンクが変化します。PCの下位17ビットにより、バンク内の128KのROM空間がリニアにアクセスできます。

通常、PCは命令実行毎にバンク内で自動的に進みます。バンクの切り替えはスタックにアドレスをpushして、リターン命令を実行することで行います。

分岐命令、サブルーチン命令の実行時、割り込み受け付け時やリセット時には、各動作に応じた値がPCに設定されます。

各動作におけるPCの設定データを表2-2-1に示します。

表 2-2-1 PC 設定値

動作の種類		PCの値	BNKの値
割り込み	リセット(注)	00000H 01E00H	0 0
	INT0	00003H	0
	INT1	0000BH	0
	INT2/T0L/INT4	00013H	0
	INT3/INT5/ベースタイマ	0001BH	0
	T0H	00023H	0
	T1L/T1H	0002BH	0
	SIO0/UART1 受信	00033H	0
	SIO1/UART1 送信	0003BH	0
	ADC/T6/T7/PWM4,5	00043H	0
	ポート0	0004BH	0
	JUMP a17	PC=a17	不変
条件分岐命令	BR r12	PC=PC+2+r12[-2048~+2047]	不変
	BE,BNE,DBNZ,DBZ,BZ,BNZ,BZW,BNZW,BP,BN,BPC	PC=PC+nb+r8[-128~+127] nb:命令のバイト数	不変
CALL命令	CALL a17	PC=a17	不変
	RCALL r12	PC=PC+2+r12[-2048~+2047]	不変
	RCALLA	PC=PC+1+Areg[0~+255]	不変
リターン命令	RET,RETI	PC16~08=(SP), PC07~00=(SP-1) (SP)はスタックポインタの値SPで指示されるRAMの内容。	BNKは (SP-1)の ビット8
通常命令	NOP,MOV,ADD,⋯	PC=PC+nb nb:命令のバイト数	不変

(注) フラッシュ版では、ユーザオプション設定により、リセット時のプログラムスタートアドレスを選択することができます。マスク版では、00000H番地固定となります。

2-3 プログラムメモリ(ROM)

プログラムメモリ空間は256Kバイトありますが、実際に内蔵しているROMは機種により異なります。ROMテーブル参照命令(LDC)でバンク内の全てのROMデータを参照できます。ROM空間のうちROMバンク0の256バイト(本シリーズ:01F00H~01FFFH)をオプション指定領域として使用しますので、この領域はプログラム領域として使えません。

2-4 内部データメモリ(RAM)

内部データメモリ空間は64Kバイトありますが、実際に内蔵しているRAMは機種により異なります。RAMのビット長は、128KのROM空間を実現するために0000H~FDF FHでは9ビットで、FE00H~FFFFFHでは8ビットまたは9ビットです。なお、RAMの9ビット目はPSWのビット1を使用し、読み書きできます。

RAMの0000H~007FHの128バイトは2バイトづつペアになり64個の間接アドレスレジスタとしても使用できます。これら間接レジスタのビット長は通常16ビット(8ビット×2)として扱われますが、ROMテーブル参照命令(LDC)で使用する時は17ビット(9ビット(上位)+8ビット(下位))となります。

図2-4-1に示すように、RAMのアドレスにより使用できる命令が異なります。これらの命令を使い分けることによって、使用ROM/実行スピードの効率化が図れます。




図 2-4-1 RAMアドレッシングマップ

また、サブルーチン呼び出し命令やインタラプトでPCがRAMに格納される時には、現在のスタックポインタの値をSPとすると、RAMのSP+1にBNKの値とPC(17ビット)の下位8ビットが、SP+2にPCの上位9ビットが格納され、SP=SP+2となります。

2-5 アキュムレータ/Aレジスタ(ACC/A)

アキュムレータ(ACC)はAレジスタとも呼ばれ、データの演算、転送、入出力の処理が行われるのに使用される8ビットのレジスタです。内部データメモリ空間のFE00H番地に割り当てられ、リセット時には00Hに初期化されます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE00	0000 0000	R/W	AREG	AREG7	AREG6	AREG5	AREG4	AREG3	AREG2	AREG1	AREG0

2-6 Bレジスタ(B)

Bレジスタは16ビット演算命令では、ACCと組み合わせて16ビットの演算用レジスタとなります。また、乗除算命令では、ACC, Cレジスタとともに、結果の格納に使われます。さらに、外部メモリアクセス命令(LDX, STX)では、24ビットアドレスの上位8ビットの指定を行います。

Bレジスタは内部データメモリ空間のFE01H番地に割り当てられ、リセット時には00Hに初期化されます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE01	0000 0000	R/W	BREG	BREG7	BREG6	BREG5	BREG4	BREG3	BREG2	BREG1	BREG0

2-7 Cレジスタ(C)

Cレジスタは、乗除算命令では、ACC, Bレジスタとともに、結果の格納に使われます。さらに、Cレジスタ・オフセット間接命令では、間接レジスタの内容に対するオフセットデータ(-128~+127)を格納します。

Cレジスタは内部データメモリ空間のFE02H番地に割り当てられ、リセット時には00Hに初期化されます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE02	0000 0000	R/W	CREG	CREG7	CREG6	CREG5	CREG4	CREG3	CREG2	CREG1	CREG0

2-8 プログラムステータスワード(PSW)

プログラムステータスワード(PSW)は、演算結果の状態を示すフラグとRAMの9ビット目をアクセスするフラグとLDCW命令時のバンク指定のフラグから構成されています。

PSWは内部データメモリ空間のFE06H番地に割り当てられ、リセット時には00Hに初期化されます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE06	0000 0000	R/W	PSW	CY	AC	PSWB5	PSWB4	LDCBNK	OV	P1	PARITY

CY(ビット7):キャリーフラグ

CYは、演算の実行によりキャリーが生じた時セット(1)され、生じなかった時クリア(0)されます。キャリーには次の種類があります。

- ①加算結果のキャリー
- ②減算結果のボロー
- ③比較結果のボロー
- ④ローテートのキャリー

但し、命令によってはフラグが変化しない場合があります。

AC(ビット6):補助キャリーフラグ

ACは、加減算の実行によりビット3(16ビット演算では上位バイトのビット3)にキャリーまたはボローが生じた時セット(1)され、生じなかった時クリア(0)されます。

但し、命令によってはフラグが変化しない場合があります。

PSWB5, 4(ビット5, 4):ユーザビット

命令でリード/ライトできますので、ご自由にお使いください。

LDCBNK(ビット3):テーブル参照命令(LDCW)用バンクフラグ

テーブル参照命令でプログラムROMを読む時のROMバンクを指定します。

(0:ROM-ADR=0~1FFFF 1:ROM-ADR=20000~3FFFF)

OV(ビット2):オーバーフローフラグ

OVは、算術演算の実行によりオーバーフローが生じた時セット(1)され、生じなかった時クリア(0)されます。オーバーフローが生じる場合には次の種類があります。

- ①MSBを符号ビットとした時、負数+負数または負数-正数の結果が正数となった時
- ②MSBを符号ビットとした時、正数+正数または正数-負数の結果が負数となった時

- ③ 16ビット×8ビットの乗算結果の上位8ビットの値が0でない時
 - ④ 24ビット×16ビットの乗算結果の上位16ビットの値が0でない時
 - ⑤ 除算で除数が0の時
- 但し、命令によってはフラグが変化しない場合があります。

P1(ビット1) : RAMビット8データフラグ

P1は、9ビットで構成される内部データRAM(0000H～FDFFFH)のビット8を操作するのに使います。命令により動作が異なります。詳しくは、表2-4-1を参照してください。

PARITY(ビット0) : パリティフラグ

アキュムレータ(Aレジスタ)のパリティを示します。

Aレジスタのビット状態が、“1”が奇数個の場合にパリティフラグがセット(1)されます。また、“1”が偶数個の場合には、パリティフラグがリセット(0)されます。

2-9 スタックポインタ(SP)

LC870000シリーズはRAMの0000H～FDFFFHをスタック領域として使用できます。但し、内蔵しているRAMサイズは機種により異なります。

SPは16ビット長で、SPL(FEOA番地)とSPH(FEOB番地)の2つのレジスタで構成され、リセット時には0000Hに初期化されます。

SPは、スタックメモリにデータを待避する前に+1され、データをスタックメモリから復帰した後で-1されます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE0A	0000 0000	R/W	SPL	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0
FE0B	0000 0000	R/W	SPH	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8

SPの値は以下のように変化します。

- ① PUSH命令実行時 : SP = SP + 1, RAM(SP) = DATA
- ② CALL命令実行時 : SP = SP + 1, RAM(SP) = ROMBANK + ADL
SP = SP + 1, RAM(SP) = ADH
- ③ POP命令実行時 : DATA = RAM(SP), SP = SP - 1
- ④ RET命令実行時 : ADH = RAM(SP), SP = SP - 1
ROMBANK + ADL = RAM(SP), SP = SP - 1

2-10 間接アドレスレジスタ

LC870000シリーズは、間接レジスタの内容を用いた番地指定機能(インダイレクト・アドレッシング・モード)を3種類([Rn], [Rn+C], [off])持っています。(アドレッシング・モードについては2.11項参照)この時使用されるのが、RAMの0～7EH番地に2バイト構成で64個(R0～R63)存在する間接レジスタです。間接レジスタは、汎用レジスタ(2バイトデータの待避用等)としても使用できます。もちろん、間接レジスタとして使用しない場合には、通常RAM(1バイト(9ビット)データ単位)として使用できます。R0～R63は、アセンブラーにて「システム予約語」となっておりユーザが定義する必要はありません。




図 2-10-1 間接レジスタ配置

2-11 アドレッシング・モード

LC870000シリーズは、以下の7種類のアドレッシング・モードがあります。

- ①イミディエイト(即値：プログラム作成(アセンブル)時に値が確定しているデータ)
- ②間接レジスタ(Rn)・インダイレクト(間接) $(0 \leq n \leq 63)$
- ③間接レジスタ(Rn)+Cレジスタ・インダイレクト(間接) $(0 \leq n \leq 63)$
- ④間接レジスタ(R0)+オフセット値・インダイレクト(間接)
- ⑤ダイレクト(直接)
- ⑥ROMテーブル参照
- ⑦外部データメモリ・アクセス

次項より、各アドレッシング・モードの説明を行います。

2-11-1 イミディエイト・アドレッシング(#)

イミディエイト・アドレッシングでは、8ビット(1バイト)または16ビット(1ワード)のイミディエイト(即値)データを扱うことができます。以下に例を示します。

例：

```

LD      #12H      ;アキュムレータにバイトデータ(12H)を設定
L1: LDW    #1234H   ;BAペアレジスタにワードデータ(1234H)を設定
PUSH   #34H      ;スタックにバイトデータ(34H)を設定
ADD    #56H      ;アキュムレータとバイトデータ(56H)の加算
BE     #78H, L1    ;アキュムレータとバイトデータ(78H)の比較・分岐

```

2-11-2 間接レジスタ・インダイレクト・アドレッシング([Rn])

間接レジスタ・インダイレクト・アドレッシングでは、間接レジスタ(R0～R63)のどれか一つを選択し、そのレジスタの内容でRAMまたはSFRの番地を指定することができます。つまり、選択した間接レジスタの内容が例えば“FE02H”であった場合、「Cレジスタ」を示すことになります。

例：

R3の内容が“123H”的場合 (RAM6番地:23H, RAM7番地:01H)

```
LD      [R3]          ;RAMの123H番地の内容をアキュムレータに転送
L1: STW    [R3]        ;BAペア・レジスタの内容をRAMの123H番地に転送
PUSH   [R3]          ;RAMの123H番地の内容をスタックに待避
SUB    [R3]          ;アキュムレータからRAMの123H番地の内容を減算
DBZ    [R3], L1       ;RAMの123H番地の内容を“-1”し「ゼロ」なら分岐
```

2-11-3 間接レジスタ+Cレジスタ・インダイレクト・アドレッシング([Rn, C])

間接レジスタ+Cレジスタ・インダイレクト・アドレッシングでは、間接レジスタ(R0～R63)のどれか一つの内容とCレジスタの内容(MSBを符号とする-128～+127)を加算した結果でRAMまたはSFRの番地を指定することができます。つまり、選択した間接レジスタの内容を“FE02H”とし、Cレジスタの内容が“FFH(-1)”であったので「Bレジスタ(FE02H+(-1)=FE01H)」を示すことになります。

例：

R3の内容が“123H”、Cレジスタの内容が“02H”的場合

```
LD      [R3, C]       ;RAMの125H番地の内容をアキュムレータに転送
L1: STW    [R3, C]     ;BAペア・レジスタの内容をRAMの125H番地に転送
PUSH   [R3, C]       ;RAMの125H番地の内容をスタックに待避
SUB    [R3, C]       ;アキュムレータからRAMの125H番地の内容を減算
DBZ    [R3, C], L1     ;RAMの125H番地の内容を“-1”し「ゼロ」なら分岐
```

<このアドレッシング・モードの注意事項>

内部データメモリ空間は、前述(2.1項)のように①システム予約領域(FF00H～FFFFH)②SFR領域(FE00H～FEFFFH)③RAM／スタック領域(0000H～FDFFFH)の3つの機能領域に分かれて閉じています。よって、基本となるRnの内容が示す領域からCレジスタの値によって別領域を示すということはできません。例えば、R5の内容が“0FDFFH”で、Cレジスタの内容が“1”である場合に「LD [R5, C]」命令を実行すると、基本となる領域は③RAM／スタック領域(0000H～FDFFFH)であるため、アドレッシングしようとした“0FDFFH+1=0FE00H”は領域外となり、LDの結果は“OFFH”がACCに入ります。また、R5の内容が“0FEFFFH”でCレジスタの内容が“2”である場合に「LD [R5, C]」命令を実行すると、基本となる領域は②SFR領域(FE00H～FEFFFH)であるため、アドレッシングしようとした“0FEFFFH+2=0FF01H”は領域外となります。この場合は、SFRが8ビットアドレス空間で閉じているため8ビットを超過した部分は無視され“OFF01H&OFFH+0FE00H=0FE01H”となり0FE01H(Bレジスタ)の内容がACCに入ります。

2-11-4 間接レジスタ(R0) + オフセット値・インダイレクト・アドレッシング ([off])

このアドレッシング・モードでは、間接レジスタ「R0」の内容と符号付き7ビットオフセットデータoff(-64～+63)を加算した結果で、RAMまたはSFRの番地を指定することができます。つまり、R0の内容が“FE02H”でありoff値を“7EH(-2)”とした場合、「Aレジスタ(FE02H + (-2) = FE00H)」を示すことになります。

例：

R0の内容が“123H”的場合 (RAM0番地:23H, RAM1番地:01H)

```
LD      [10H]      ; RAMの133H番地の内容をアキュムレータに転送
L1: STW    [10H]      ; BAペア・レジスタの内容をRAMの133H番地に転送
    PUSH   [10H]      ; RAMの133H番地の内容をスタックに待避
    SUB    [10H]      ; アキュムレータからRAMの133H番地の内容を減算
    DBZ    [10H], L1    ; RAMの133H番地の内容を“-1”し「ゼロ」なら分岐
```

<このアドレッシング・モードの注意事項>

内部データメモリ空間は、前述(2.1項)のように①システム予約領域(FF00H～FFFFH)②SFR領域(FE00H～FEFFFH)③RAM／スタック領域(0000H～FDFFFH)の3つの機能領域に分かれて閉じています。よって、基本となるR0の内容が示す領域からオフセット値によって別領域を示すことはできません。例えば、R0の内容が“0 FDFFFH”である場合に「LD [1]」命令を実行すると、基本となる領域は③RAM／スタック領域(0000H～FDFFFH)であるため、アドレッシングしようとした“0FDFFFH + 1 = 0FE00H”は領域外となり、LDの結果は“0FFH”がACCに入ります。また、R0の内容が“0FEFFFH”である場合に「LD [2]」命令を実行すると、基本となる領域は②SFR領域(FE00H～FEFFFH)であるため、アドレッシングしようとした“0FEFFFH + 2 = OFF01H”は領域外となります。この場合は、SFRが8ビットアドレス空間で閉じているため8ビットを超過した部分は無視され“OFF01H & OFFH + 0FE00H = 0FE01H”となり0FE01H(Bレジスタ)の内容がACCに入ります。

2-11-5 ダイレクト・アドレッシング(dst)

ダイレクト・アドレッシングでは、RAMまたはSFRの番地をオペランドに記述し直接指定することが可能です。このアドレッシング・モードでは、記述されたオペランドの番地からアセンブラーが自動的に最適な命令コードを生成します(オペランドの番地により命令のバイト数が異なる)。また、命令のバイト数を一定(バイト数の多い方)としたい場合のために、ロング(ミドル)・レンジ命令も用意しました(ニーモニックの最後に“L(M)”が付いているもの)。

例：

```
LD      123H      ; RAMの123H番地の内容をアキュムレータに転送
                  ; (2バイト命令)
LDL    123H      ; RAMの123H番地の内容をアキュムレータに転送
                  ; (3バイト命令)
L1: STW    123H      ; BAペア・レジスタの内容をRAMの123H番地に転送
    PUSH   123H      ; RAMの123H番地の内容をスタックに待避
    SUB    123H      ; アキュムレータからRAMの123H番地の内容を減算
    DBZ    123H, L1    ; RAMの123H番地の内容を“-1”し「ゼロ」なら分岐
```

2-11-6 ROMテーブル参照・アドレッシング

LC870000シリーズは、「LDCW」命令を用いることによりROM上の2バイトデータをBレジスタペアに一度に読み出すことができます。この時のアドレッシング・モードは、[Rn], [Rn, C], [off]の3種類が使用できます。(この場合に限り、Rnは17ビット構成(128Kバイト空間)となります。)

ROMにバンクがある機種では、PSW内の“LDCBNK”フラグ(ビット3)が示すROMバンク内(128Kバイト)のROMデータを参照することができます。よって、ROMバンクの存在する機種でのROMテーブル参照時には、ROMテーブルが存在するROMバンクを“LDCBNK”フラグが示すように「SET1, CLR1等」の命令で切り替えてから「LDCW」命令を実行してください。

例：

```
TBL: DB      34H
      DB      12H
      DW      5678H
      .
      .
      LDW    # TBL      ; BAレジスタペアに“TBLアドレス”を設定
```

(注1) CHGP3 (TBL>>17) & 1 ; PSWのLDCBNKにTBLアドレスビット17を設定する。

CHGP1 (TBL>>16) & 1 ; PSWのP1に“TBLアドレスビット16を設定する。

```
STW    R0      ; 間接レジスタR0へのTBLアドレス設定(ビット16～ビット0)
LDCW   [1]      ; ROMテーブル読み出し(B=78H, ACC=12H)
MOV    # 1, C   ; Cレジスタに“01H”を設定
LDCW   [R0, C]  ; ROMテーブル読み出し(B=78H, ACC=12H)
INC    C        ; Cレジスタをインクリメント(+1)
LDCW   [R0, C]  ; ROMテーブル読み出し(B=56H, ACC=78H)
```

(注1) ROMにバンクがある機種のみ、PSWのLDCBNK(ビット3)の設定が必要。

2-11-7 外部データ・メモリ・アドレッシング

LC870000シリーズは、「LDX, STX」命令を用いることにより、16Mバイト(24ビット)の外部データメモリ空間をアクセスすることが可能です。24ビットの空間指定には、Bレジスタ(8ビット)の内容を最上位に、また、(Rn), (Rn)+(C), (R0)+off(のどれか一つ)の内容(16ビット)を下位に用います。

例：

```
LDW    # 3456H    ; 下位16ビット設定
STW    R5        ; 間接レジスタR5にアドレス下位16ビットを設定
MOV    # 12H, B   ; アドレス上位8ビット設定
LDX    [1]        ; 外部データメモリ(123456H番地)の内容をアクチュエータに転送
```

2-12 WAIT動作

2-12-1 WAIT動作の発生

本シリーズでは、自動的に命令の実行を中断するWAIT動作が以下の場合に発生します。

- ① SIO0でSIOCTR(SCON0のビット4)をセットした連続データ転送を行うとき、8ビットのデータ転送毎に、先行してWAIT要求が発生し、1サイクルのWAIT動作(RAMデータの転送)を行います。

2-12-2 WAIT動作とは

- ① 2.12.1に示したような要因で、WAIT要求が発生すると、CPUは命令の実行を1サイクル中断し、この間に所定のデータ転送を行います。これがWAIT動作です。
- ② タイマやPWMなどの周辺の回路は、WAIT動作中も変わりなく動作します。
- ③ WAIT動作は2サイクル以上連続して行われることはありません。
- ④ ホルト、ホールドモード時、WAIT動作は行われません。
- ⑤ WAIT動作が1回発生すると、プログラムカウンタの進行と時間の進行の間にずれが1サイクル生じますので、注意してください。

表 2-4-1 BIT8(RAM/SFR)とP1の状態変化表

命令	BIT8(RAM/SFR)	P1(PSWのBIT1)	備考
LD#/LDW#	—	—	
LD	—	P1←REG8	
LDW	—	P1←REGH8	
ST	REG8←P1	—	
STW	REGL8,REGH8←P1	—	
MOV	REG8←P1	—	
PUSH#	RAM8←P1	—	
PUSH	RAM8←REG8	P1←REG8	
PUSHW	RAMH8←REGH8,RAML8←REGL8	P1←REGH8	
PUSH_P	RAM8←P1	—	
PUSH_BA	RAMH8←P1,RAML8←P1	—	
POP	REG8←RAM8	P1←RAM8	PSW 対象の場合、P1←bit1
POPW	REGH8←RAMH8,REGL8←RAML8	P1←RAMH8	上位アドレス PSW 対象時、P1←bit1
POP_P	—	P1←RAM1(bit1)	BIT8 は無視
POP_BA	—	P1←RAMH8	
XCH	REG8<->P1	同左	
XCHW	REGH8←P1,REGL8←P1,P1←REGH8	同左	
INC	9bit の INC	演算後,P1←REG8	9bit の INC
INCW	17bit の INC,REGL8←下位バイトの CY	演算後,P1←REGH8	17bit の INC
DEC	9bit の DEC	演算後,P1←REG8	9bit の DEC
DECW	17bit の DEC, REGL8←下位バイトの CY の反転	演算後,P1←REGH8	17bit の DEC
DBNZ	9bit の DEC	P1←REG8	9bit の DEC, 判定は下位 8bit
DBZ	9bit の DEC	P1←REG8	9bit の DEC, 判定は下位 8bit
SET1	—	—	
NOT1	—	—	
CLR1	—	—	
BPC	—	—	
BP	—	—	
BN	—	—	
MUL24/DIV24	RAM8←“1”	—	演算結果の入る RAM の BIT8 は 1
FUNC	—	—	

(注) 対象が8ビットレジスタ(ビット8なし)の場合“1”が読み込まれて処理されます。

(記号) REG8:RAM または SFR のビット 8

REGH8/REGL8:RAM または SFR の上位バイトのビット 8 / 下位バイトのビット 8

RAM8: RAM のビット 8

RAMH8/RAML8:RAM の上位バイトのビット 8 / 下位バイトのビット 8

3 周辺システム構成

この章では、CPUコア、RAM、ROM以外の内蔵されている機能ブロック（周辺システム）について説明します。

また、ポートのブロック図をAPPENDIX(A-II)に添付しましたので、ご参照ください。

3-1 ポート0

3-1-1 概要

ポート0は、プログラマブル・プルアップ抵抗付きの8ビットの入出力ポートです。データラッチ、データディレクションレジスタ、制御回路で構成され、入出力方向とプルアップ抵抗をデータディレクションレジスタにより4ビット毎に設定できます。

ポート0は、外部割り込み端子としても使用でき、ホールドモードの解除も可能です。ユーザオプションにより、出力形式としてプログラマブル・プルアップ抵抗付きCMOS出力またはNchオープンドレイン出力のどちらかをビット毎に選択できます。

<フラッシュ版の注意点>

マイコンにリセットが掛かるとポートP05は一時的にLOWを出力します。また、リセット期間中のポートP07には、クロックや中間電位(Hi-Z含む)を印加しないでください。

オンチップデバッガ端子処理に関しては、別マニュアル【オンチップデバッガRD87導入資料】、APPENDIX(A-III)の【LC872000/LC87B000シリーズ・オンチップデバッガ端子処理】をご参照ください。

3-1-2 機能

①入出力ポート(8ビット:P00～P07)

- ・ポート0データラッチ(P0:FE40)でポート出力データの制御をビット毎に行います。
- ・P00～P03の入出力の制御は、POLDDR(P0DDR:FE41のビット0)で行います。
- ・P04～P07の入出力の制御は、POHDDR(P0DDR:FE41のビット1)で行います。
- ・ユーザオプションでCMOS出力を選んだポートに、プログラマブル・プルアップ抵抗が付きます。
- ・プログラマブル・プルアップ抵抗にはLowインピーダンス・プルアップとHighインピーダンス・プルアップが選択できます。
- ・P00～P03のプログラマブル・プルアップ抵抗の制御は、POLPU(P0DDR:FE41のビット2)で行い、Highインピーダンス・プルアップとLowインピーダンス・プルアップの選択はPOLPUS(P0DDR:FE41のビット6)で行います。
- ・P04～P07のプログラマブル・プルアップ抵抗の制御は、POHPU(P0DDR:FE41のビット3)で行い、Highインピーダンス・プルアップとLowインピーダンス・プルアップの選択はPOHPUS(P0DDR:FE41のビット7)で行います。

②割り込み端子機能

入力ポート指定され、対応するポート0データラッチ(P0:FE40)のビットが“1”的ポートのどれか1つに“0”レベルのデータが入力されると、POFLG(P0DDR:FE41のビット5)がセットされます。

このとき、POIE(P0DDR:FE41のビット4)が“1”であれば、ホールドモード解除と、ベクタアドレス004BHへの割り込み要求を行います。

PORT0

③兼用機能

P05でシステムクロック出力、P06でタイマ6トグル出力、P07でタイマ7トグル出力、P00～P06でアナログ入力チャネルAN0～AN6機能を兼用します。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE40	0000 0000	R/W	P0	P07	P06	P05	P04	P03	P02	P01	P00
FE41	0000 0000	R/W	P0DDR	P0HPUS	POLPUS	P0FLG	P0IE	P0HPU	P0LPU	P0HDDR	P0LDDR
FE42	00HH 0000	R/W	P0FCR	T7OE	T6OE	-	-	CLKOEN	CKODV2	CKODV1	CKODV0

3-1-3 関連レジスタ

3-1-3-1 ポート0データラッチ(P0)

- ①ポート0の出力データとポート0割り込みの制御を行う8ビットのレジスタです。
- ②このレジスタを命令で読むとP00～P07の端子のデータが読み込まれます。但し、NOT1, CLR1, SET1, DBZ, DBNZ, INC, DEC命令でP0(FE40)を操作すると、端子のデータではなく、レジスタの内容が参照されます。
- ③ポート0のデータの読み込みは、ポートの入出力状態にかかわらず、常に可能です。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE40	0000 0000	R/W	P0	P07	P06	P05	P04	P03	P02	P01	P00

3-1-3-2 ポート0データディレクションレジスタ(P0DDR)

- ①4ビット毎のポート0の入出力方向の制御と、4ビット毎のプルアップ抵抗の制御とポート0割り込みの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE41	0000 0000	R/W	P0DDR	P0HPUS	POLPUS	P0FLG	P0IE	P0HPU	P0LPU	P0HDDR	P0LDDR

P0HPUS(ビット7) : P07～P04 High／Lowインピーダンス・プルアップ抵抗選択
このビットが“1”的時、P07～P04はHighインピーダンス・プルアップが選択され、このビットが“0”的時、P07～P04はLowインピーダンス・プルアップが選択されます。

POLPUS(ビット6) : P03～P00 High／Lowインピーダンス・プルアップ抵抗選択
このビットが“1”的時、P03～P00はHighインピーダンス・プルアップが選択され、このビットが“0”的時、P03～P00はLowインピーダンス・プルアップが選択されます。

P0FLG(ビット5) : P0割り込み要因フラグ

入力ポート指定されたポート0で、対応するP0(FE40)のビットがセットされているポートに“L”レベルが印可されるとセットされます。

このビットと割り込み要求許可ビット(P0IE)がともに“1”的時、ホールドモード解除信号とベクタアドレス004BHへの割り込み要求が発生します。

このビットは、自動的にはクリアされませんので、命令でクリアしてください。

P0IE(ビット4) : P0割り込み要求許可

このビットとP0FLGがともに“1”的時、ホールドモード解除信号とベクタアドレス004BHへの割り込み要求が発生します。

P0HPU(ビット3) : P07～P04プルアップ抵抗制御

このビットが“1”で、P0HDDRが“0”的時、P07～P04のうちのオプションでCMOS出力指定されたポートにプルアップ抵抗が付きます。

POLPU(ビット2) : P03～P00プルアップ抵抗制御

このビットが“1”で、POLDDRが“0”的時、P03～P00のうちのオプションでCMOS出力指定されたポートにプルアップ抵抗が付きます。

POHDDR(ビット1) : P07～P04入出力制御

このビットが“1”的時、P07～P04が出力モードになり、対応するポート0データラッチ(P0)の内容がポートから出力されます。

このビットが“0”的時、P07～P04が入力モードになり、対応するポート0データラッチ(P0)の内容が“1”的ポートで“L”レベルを検出するとP0FLGがセットされます。

POLDDR(ビット0) : P03～P00入出力制御

このビットが“1”的時、P03～P00が出力モードになり、対応するポート0データラッチ(P0)の内容がポートから出力されます。

このビットが“0”的時、P03～P00が入力モードになり、対応するポート0データラッチ(P0)の内容が“1”的ポートで“L”レベルを検出するとP0FLGがセットされます。

P07～P04プルアップ抵抗選択方法

POHPUS	P0HPU	POHDDR=0, CMOSオプション指定ポート
X	0	プルアップ抵抗 OFF
X	0	プルアップ抵抗 OFF
0	1	Lowインピーダンス・プルアップ抵抗ON
1	1	Highインピーダンス・プルアップ抵抗ON

P03～P00プルアップ抵抗選択方法

POLPUS	POLPU	POLDDR=0, CMOSオプション指定ポート
X	0	プルアップ抵抗 OFF
X	0	プルアップ抵抗 OFF
0	1	Lowインピーダンス・プルアップ抵抗ON
1	1	Highインピーダンス・プルアップ抵抗ON

3-1-3-3 ポート0機能制御レジスタ(P0FCR)

①ポート0の兼用出力の制御を行う6ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE42	00HH 0000	R/W	P0FCR	T7OE	T6OE	-	-	CLKOEN	CKODV2	CKODV1	CKODV0

T7OE(ビット7)

P07端子の出力データの制御を行います。

P07が入力モードの時、このビットは無効です。

P07が出力モードの時、“0”:ポートデータラッチの値を出力します。

“1”:タイマ7周期でトグルする波形とポートデータラッチのORを出力します。

PORT0

T6OE(ビット6)

P06端子の出力データの制御を行います。

P06が入力モードの時、このビットは無効です。

P06が出力モードの時、“0”:ポートデータラッチの値を出力します。

“1”:タイマ6周期でトグルする波形とポートデータラッチのORを出力します。

CLKOEN(ビット3)

P05端子の出力データの制御を行います。

P05が入力モードの時、このビットは無効です。

P05が出力モードの時、“0”:ポートデータラッチの値を出力します。

“1”:システムクロック出力とポートデータラッチのORを出力します。

CKODV2(ビット2)

CKODV1(ビット1)

CKODV0(ビット0)

P05に出力するシステムクロックの周波数を設定します。

000 : システムクロック選択の源発振クロック周波数

001 : システムクロック選択の源発振クロック周波数の2分周周波数

010 : システムクロック選択の源発振クロック周波数の4分周周波数

011 : システムクロック選択の源発振クロック周波数の8分周周波数

100 : システムクロック選択の源発振クロック周波数の16分周周波数

101 : システムクロック選択の源発振クロック周波数の32分周周波数

110 : システムクロック選択の源発振クロック周波数の64分周周波数

111 : サブクロックの源発振クロック周波数

<クロック出力機能使用上の注意点>

クロック出力機能使用の際は下記①～③を守ってください。

下記に違反した場合、ポートの出力波形に異常が生じる場合があります。

①CLKOEN(ビット3)=1の設定時にクロック出力分周設定を変更しない。

→CKODV2～CKODV0(ビット2～ビット0)の設定を変更しない。

②CLKOEN(ビット3)=1の設定時にシステムクロック選択を変更しない。

→OCRレジスタのCLKCB5～4(ビット5～4), SLWRCレジスタのSLRCSEL(ビット1), MRCRレジスタのMRCSEL(ビット7)の設定を変更しない。

③CLKOEN(ビット3)=1の状態からCLKOEN=0となるデータをPOFCRレジスタに書き込む命令を実行した場合、CLKOENはすぐに0にはなりません。

出力中のクロックが終了(クロック立ち上がり検出)してからCLKOEN=0となります。従って、命令でCLKOEN=0とした後にクロック分周設定変更及びシステムクロック選択変更を行う場合は、CLKOENの値を読み出して0であることを確認した後に行ってください。

3-1-4 オプション

ユーザオプションとして次の2通りの選択ができます。

①CMOS出力(プログラマブルプルアップ抵抗付き)

②Nchオープンドレイン出力

3-1-5 HALT, HOLD時の動作

HALT, HOLD時のポートの状態は、HALT, HOLD突入時の状態を保持します。

3-2 ポート1

3-2-1 概要

ポート1は、プログラマブル・プルアップ抵抗付きの8ビットの入出力ポートです。データラッチ、データディレクションレジスタ、機能制御レジスタ、制御回路で構成され、入出力方向をデータディレクションレジスタによりビット毎に設定できます。また、機能制御レジスタを操作することにより、シリアルインターフェース用入出力、PWM出力ポートとして使用できます。

ユーザオプションにより、出力形式としてプログラマブル・プルアップ抵抗付きCMOS出力またはプログラマブル・プルアップ抵抗付きNchオープンドレイン出力のどちらかをビット毎に選択できます。

<フラッシュ版の注意点>

マイコンにリセットが掛かるとポートP15は一時的にLOWを出力します。また、リセット期間中のポートP13には、クロックや中間電位(Hi-Z含む)を印加しないでください。

オンチップデバッグ端子処理に関しては、別マニュアル【オンチップデバッグRD87導入資料】、APPENDIX(A-III)の【LC872000/LC87B000シリーズ・オンチップデバッグ端子処理】をご参照ください。

3-2-2 機能

①入出力ポート(8ビット:P10～P17)

- ポート1データラッチ(P1:FE44)でポート出力データの制御、ポート1データディレクションレジスタ(P1DDR:FE45)で入出力方向を制御します。
- プログラマブル・プルアップ抵抗が、各ポートに付いています。

②兼用機能

P17でタイマ1PWMLH／ベースタイマBUZ出力、P16でタイマ1PWML出力、P15～P13でSIO1入出力、P12～P10でSIO0入出力機能を兼用します。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE44	0000 0000	R/W	P1	P17	P16	P15	P14	P13	P12	P11	P10
FE45	0000 0000	R/W	P1DDR	P17DDR	P16DDR	P15DDR	P14DDR	P13DDR	P12DDR	P11DDR	P10DDR
FE46	0000 0000	R/W	P1FCR	P17FCR	P16FCR	P15FCR	P14FCR	P13FCR	P12FCR	P11FCR	P10FCR
FE47	0000 H0H0	R/W	P1TST	FIX0	FIX0	FIX0	FIX0	-	DSNKOT	-	FIX0

P1TST(FE47)のビット7～ビット4、ビット0はテスト用です。設定値は“0”で使用してください。

P1TST(FE47)のビット2は高速クロックカウンタのリアルタイム出力を制御するビットです。説明は高速クロックカウンタの章で行います。

3-2-3 関連レジスタ

3-2-3-1 ポート1データラッチ(P1)

- ポート1の出力データとプルアップ抵抗の制御を行う8ビットのレジスタです。
- このレジスタを命令で読むとP10～P17の端子のデータが読み込まれます。但し、NOT1, CLR1, SET1, DBZ, DBNZ, INC, DEC命令でP1(FE44)を操作すると、端子のデータでなく、レジスタの内容が参照されます。
- ポート1のデータの読み込みは、ポートの入出力状態にかかわらず、常に可能です。

PORT1

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE44	0000 0000	R/W	P1	P17	P16	P15	P14	P13	P12	P11	P10

3-2-3-2 ポート1データディレクションレジスタ(P1DDR)

- ①ポート1の入出力方向の制御をビット毎に行う8ビットのレジスタです。ビットP1nDDR
Rが“1”の時、ポートP1nは出力モードになり、ビットP1nDDRが“0”的時、ポートP1nは入力モードになります。
- ②ビットP1nDDRが“0”で、ポート1データラッチのビットP1nが“1”的時、ポートP1nは
プルアップ抵抗付き入力となります。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE45	0000 0000	R/W	P1DDR	P17DDR	P16DDR	P15DDR	P14DDR	P13DDR	P12DDR	P11DDR	P10DDR

レジスタデータ		ポートP1nの状態								内蔵プルアップ 抵抗		
P1n	P1nDDR	入力	出力									
0	0	可能	オープン								OFF	
1	0	可能	内蔵プルアップ抵抗								ON	
0	1	可能	LOW								OFF	
1	1	可能	HIGH／オープン(CMOS／Nchオープンドレイン)								OFF	

3-2-3-3 ポート1機能制御レジスタ(P1FCR)

- ①ポート1の兼用出力の制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE46	0000 0000	R/W	P1FCR	P17FCR	P16FCR	P15FCR	P14FCR	P13FCR	P12FCR	P11FCR	P10FCR

n	P1nFCR	P1n	出力モード(P1nDDR=1)の時のP1n端子データ
7	0	—	ポートデータラッチ(P17)の値
	1	0	タイマ1PWMHまたはベースタイマのBUZデータ
	1	1	タイマ1PWMHまたはベースタイマのBUZ反転データ
6	0	—	ポートデータラッチ(P16)の値
	1	0	タイマ1PWMLのデータ
	1	1	タイマ1PWML反転データ
5	0	—	ポートデータラッチ(P15)の値
	1	0	SIO1クロック出力データ
	1	1	HIGH出力
4	0	—	ポートデータラッチ(P14)の値
	1	0	SIO1出力データ
	1	1	HIGH出力
3	0	—	ポートデータラッチ(P13)の値
	1	0	SIO1出力データ
	1	1	HIGH出力
2	0	—	ポートデータラッチ(P12)の値
	1	0	SIO0クロック出力データ
	1	1	HIGH出力
1	0	—	ポートデータラッチ(P11)の値
	1	0	SIO0出力データ
	1	1	HIGH出力
0	0	—	ポートデータラッチ(P10)の値
	1	0	SIO0出力データ
	1	1	HIGH出力

尚、オプションでNchオープンドレイン出力を選択した端子のHIGHデータ出力はオープンとなります。

P17FCR(ビット7) : P17機能制御(タイマ1PWMHまたはベースタイマBUZ出力制御)
P17端子の出力データの制御を行います。

P17が出力モード(P17DDR=1)で、P17FCRが“1”的時、タイマ1のPWMH出力またはベースタイマからのBUZ出力データとポートデータラッチのEORをP17端子は出力します。

※タイマ1のPWMHとベースタイマのBUZ出力切り替えは、BUZON(ISL:FE5Fのビット3)で行います。

P16FCR(ビット6) : P16機能制御(タイマ1PWML出力制御)

P16端子の出力データの制御を行います。

P16が出力モード(P16DDR=1)で、P16FCRが“1”的時、タイマ1のPWML出力データとポートデータラッチのEORをP16端子は出力します。

P15FCR(ビット5) : P15機能制御(SIO1クロック出力制御)

P15端子の出力データの制御を行います。

P15が出力モード(P15DDR=1)で、P15FCRが“1”的時、SIO1のクロック出力データとポートデータラッチのORをP15端子は出力します。

P14FCR(ビット4) : P14機能制御(SIO1データ出力制御)

P14端子の出力データの制御を行います。

P14が出力モード(P14DDR=1)で、P14FCRが“1”的時、SIO1出力データとポートデータラッチのORをP14端子は出力します。

尚、P14の入出力状態に関係なく、P14からはSIO1動作時、SIO1入力データが取り込まれます。

P13FCR(ビット3) : P13機能制御(SIO1データ出力制御)

P13端子の出力データの制御を行います。

P13が出力モード(P13DDR=1)で、P13FCRが“1”的時、SIO1出力データとポートデータラッチのORをP13端子は出力します。

P12FCR(ビット2) : P12機能制御(SIO0クロック出力制御)

P12端子の出力データの制御を行います。

P12が出力モード(P12DDR=1)で、P12FCRが“1”的時、SIO0のクロック出力データとポートデータラッチのORをP12端子は出力します。

P11FCR(ビット1) : P11機能制御(SIO0データ出力制御)

P11端子の出力データの制御を行います。

P11が出力モード(P11DDR=1)で、P11FCRが“1”的時、SIO0出力データとポートデータラッチのORをP11端子は出力します。

尚、P11の入出力状態に関係なく、P11からはSIO0動作時、SIO0入力データが取り込まれます。

P10FCR(ビット0) : P10機能制御(SIO0データ出力制御)

P10端子の出力データの制御を行います。

P10が出力モード(P10DDR=1)で、P10FCRが“1”的時、SIO0出力データとポートデータラッチのORをP10端子は出力します。

PORT1

3-2-4 オプション

ユーザオプションとして次の2通りの選択ができます。

- | | |
|----------------|---------------------|
| ①CMOS出力 | (プログラマブル・プルアップ抵抗付き) |
| ②Nchオープンドレイン出力 | (プログラマブル・プルアップ抵抗付き) |

3-2-5 HALT, HOLD時の動作

HALT, HOLD時のポートの状態は、HALT, HOLD突入時の状態を保持します。

3-3 ポート2

3-3-1 概要

ポート2は、プログラマブル・プルアップ抵抗付きの2ビットの入出力ポートです。データラッチ、データディレクションレジスタ、制御回路で構成され、入出力方向をデータディレクションレジスタによりビット毎に設定できます。

ポート2は、外部割り込み用入力ポートとしても使用できます。また、タイマ1のカウントクロック入力、タイマ0のキャプチャ信号入力、UART1の非同期シリアルインターフェース用入出力、PWM4、5出力やホールドモード解除信号入力ポートとしても使用できます。

ユーザオプションにより、出力形式としてプログラマブル・プルアップ抵抗付きCMOS出力またはプログラマブル・プルアップ抵抗付きNchオープンドレイン出力のどちらかをビット毎に選択できます。

3-3-2 機能

①入出力ポート（2ビット:P20, P21）

- ポート2データラッチ(P2:FE48)でポート出力データの制御、ポート2データディレクションレジスタ(P2DDR:FE49)で入出力方向を制御します。
- プログラマブル・プルアップ抵抗が、各ポートに付いています。

②割り込み入力端子機能

P20, P21から選択された1ポート(INT4)には、端子割り込み機能があり、Lエッジ、Hエッジ、両エッジ検出を行い、割り込みフラグをセットします。さらに選択されたこれら2ポートはタイマ1のカウントクロック入力、タイマ0のキャプチャ信号入力としても使用できます。

③ホールドモード解除機能

- INT4で割り込みフラグと割り込み許可フラグの両方がセットされると、ホールドモード解除信号が発生し、ホールドモードが解除されホルトモード(システムクロック=中速RCまたは低速RC)に移行します。さらに割り込みが受け付けられると、ホルトモードから通常動作モードへ移行します。

- ホールドモード時にINT4割り込みフラグをセットするような信号変化が入力されると、割り込みフラグがセットされます。この時、対応する割り込み許可フラグがセットされていればホールドモードが解除されます。

但し、ホールドモード突入時のINT4のデータが“H”の時のHエッジと、ホールドモード突入時のINT4のデータが“L”の時のLエッジでは、割り込みフラグはセットできません。従って、INT4でホールドモードを解除する時は、INT4を両エッジ割り込みモードで使用することを薦めます。

④兼用機能

P20, P21でUART1入出力、PWM4、5出力機能を兼用します。説明は各章で行います。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE48	HHHH HH00	R/W	P2	-	-	-	-	-	-	P21	P20
FE49	HHHH HH00	R/W	P2DDR	-	-	-	-	-	-	P21DDR	P20DDR
FE4A	0000 0000	R/W	I45CR	INT5HEG	INT5LEG	INT5IF	INT5IE	INT4HEG	INT4LEG	INT4IF	INT4IE
FE4B	0000 0000	R/W	I45SL	I5SL3	I5SL2	I5SL1	I5SL0	I4SL3	I4SL2	I4SL1	I4SL0

PORT2

3-3-3 関連レジスタ

3-3-3-1 ポート2データラッチ(P2)

- ①ポート2の出力データとプルアップ抵抗の制御を行う2ビットのレジスタです。
- ②このレジスタを命令で読むとP20, P21の端子のデータが読み込まれます。但し、NOT1, CLR1, SET1, DBZ, DBNZ, INC, DEC命令でP2(FE48)を操作すると、端子のデータではなく、レジスタの内容が参照されます。
- ③ポート2のデータの読み込みは、ポートの入出力状態にかかわらず、常に可能です。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE48	HHHH HH00	R/W	P2	-	-	-	-	-	-	P21	P20

3-3-3-2 ポート2データディレクションレジスタ(P2DDR)

- ①ポート2の入出力方向の制御をビット毎に行う2ビットのレジスタです。ビットP2nDDRが“1”の時、ポートP2nは出力モードになり、ビットP2nDDRが“0”的時、ポートP2nは入力モードになります。
- ②ビットP2nDDRが“0”で、ポート2データラッチのビットP2nが“1”的時、ポートP2nはプルアップ抵抗付き入力となります。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE49	HHHH HH00	R/W	P2DDR	-	-	-	-	-	-	P21DDR	P20DDR

レジスタデータ		ポートP2nの状態						内蔵プルアップ 抵抗		
P2n	P2nDDR	入力	出力							
0	0	可能	オープン						OFF	
1	0	可能	内蔵プルアップ抵抗						ON	
0	1	可能	LOW						OFF	
1	1	可能	HIGH／オープン(CMOS／Nchオープンドレイン)						OFF	

3-3-3-3 外部割り込み4, 5制御レジスタ(I45CR)

- ①外部割り込み4, 5の制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE4A	0000 0000	R/W	I45CR	INT5HEG	INT5LEG	INT5IF	INT5IE	INT4HEG	INT4LEG	INT4IF	INT4IE

INT5HEG(ビット7): INT5立ち上がりエッジ検出制御

INT5LEG(ビット6): INT5立ち下がりエッジ検出制御

INT5HEG	INT5LEG	INT5割り込み条件(端子のデータ)
0	0	検出しない
0	1	立ち下がり検出
1	0	立ち上がり検出
1	1	両エッジ検出

INT5IF(ビット5):INT5割り込み要因フラグ

INT5HEG, INT5LEGで指定された条件が満たされるとセットされます。

このビットとINT5の割り込み要求許可ビット(INT5IE)がともに“1”的時、ホールドモード解除信号とベクタアドレス001BHへの割り込み要求が発生します。

但し、ホールドモード突入時のINT5のデータが“H”的時のHエッジと、ホールドモード突入時のINT5のデータが“L”的時のLエッジでは、割り込みフラグはセットできません。従って、INT5でホールドモードを解除する時は、INT5を両エッジ割り込みモードで使用することを薦めます。

このビットは、自動的にはクリアされませんので命令でクリアしてください。

INT5IE(ビット4):INT5割り込み要求許可

このビットとINT5IFがともに“1”的時、ホールドモード解除信号とベクタアドレス001BHへの割り込み要求が発生します。

INT4HEG(ビット3):INT4立ち上がりエッジ検出制御**INT4LEG(ビット2):INT4立ち下がりエッジ検出制御**

INT4HEG	INT4LEG	INT4割り込み条件(端子のデータ)
0	0	検出しない
0	1	立ち下がり検出
1	0	立ち上がり検出
1	1	両エッジ検出

INT4IF(ビット1):INT4割り込み要因フラグ

INT4HEG, INT4LEGで指定された条件が満たされるとセットされます。

このビットとINT4の割り込み要求許可ビット(INT4IE)がともに“1”的時、ホールドモード解除信号とベクタアドレス0013Hへの割り込み要求が発生します。

但し、ホールドモード突入時のINT4のデータが“H”的時のHエッジと、ホールドモード突入時のINT4のデータが“L”的時のLエッジでは、割り込みフラグはセットできません。従って、INT4でホールドモードを解除する時は、INT4を両エッジ割り込みモードで使用することを薦めます。

このビットは、自動的にはクリアされませんので命令でクリアしてください。

INT4IE(ビット0):INT4割り込み要求許可

このビットとINT4IFがともに“1”的時、ホールドモード解除信号とベクタアドレス0013Hへの割り込み要求が発生します。

3-3-3-4 外部割り込み4, 5端子選択レジスタ(I45SL)

①外部割り込み4, 5の端子を選択する8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE4B	0000 0000	R/W	I45SL	I5SL3	I5SL2	I5SL1	I5SL0	I4SL3	I4SL2	I4SL1	I4SL0

PORT2

I5SL3(ビット7) : INT5用端子選択

I5SL2(ビット6) : INT5用端子選択

I5SL3	I5SL2	INT5として使用する端子
0	0	ポートP30
0	1	ポートP31
1	0	禁止
1	1	禁止

I5SL1(ビット5) : INT5用端子機能選択

I5SL0(ビット4) : INT5用端子機能選択

INT5として選択された端子に、外部割り込み4, 5制御レジスタ(I45CR)で指定されたデータ変化が与えられると、タイマ1のカウントクロック入力やタイマ0のキャプチャ信号を発生します。

I5SL1	I5SL0	INT5の割り込み以外の機能
0	0	なし
0	1	タイマ1のカウントクロック入力
1	0	タイマ0Lのキャプチャ信号入力
1	1	タイマ0Hのキャプチャ信号入力

I4SL3(ビット3) : INT4用端子選択

I4SL2(ビット2) : INT4用端子選択

I4SL3	I4SL2	INT4として使用する端子
0	0	ポートP20
0	1	ポートP21
1	0	禁止
1	1	禁止

I4SL1(ビット1) : INT4用端子機能選択

I4SL0(ビット0) : INT4用端子機能選択

INT4として選択された端子に、外部割り込み4, 5制御レジスタ(I45CR)で指定されたデータ変化が与えられると、タイマ1のカウントクロック入力やタイマ0のキャプチャ信号を発生します。

I4SL1	I4SL0	INT4の割り込み以外の機能
0	0	なし
0	1	タイマ1のカウントクロック入力
1	0	タイマ0Lのキャプチャ信号入力
1	1	タイマ0Hのキャプチャ信号入力

注意 :

- ① INT4またはINT5で、タイマ0Lのキャプチャ信号入力、タイマ0Hのキャプチャ信号入力がポート7と重複して指定された場合、ポート7からの信号は無視されます。
- ② INT4とINT5が、タイマ1のカウントクロック入力、タイマ0Lのキャプチャ信号入力、タイマ0Hのキャプチャ信号入力として、重複して指定された場合、両方とも受け付けます。但し、INT4とINT5のイベントが同時に起こった場合は、1つのイベントとみなします。
- ③ INT4とINT5の少なくとも一方で、タイマ1のカウントクロック入力が指定された場合、タイマ1Lはイベントカウンタとなります。また、INT4とINT5の両方でタイマ1のカウントクロック入力が指定されない場合、タイマ1Lのカウントは2Tcyc毎に行われます。

3-3-4 オプション

ユーザオプションとして次の2通りの選択ができます。

- ①CMOS出力 (プログラマブル・プルアップ抵抗付き)
- ②Nchオープンドレイン出力 (プログラマブル・プルアップ抵抗付き)

3-3-5 HALT, HOLD時の動作

HALT, HOLD時のポートの入出力状態は、HALT, HOLDの突入時の状態を保持します。

PORT3

3-4 ポート3

3-4-1 概要

ポート3は、プログラマブル・プルアップ抵抗付きの2ビットの入出力ポートです。データラッチ, データディレクションレジスタ, 制御回路で構成され、入出力方向をデータディレクションレジスタによりビット毎に設定できます。

ポート3は、外部割り込み用入力ポートとしても使用できます。また、タイマ1のカウントクロック入力, タイマ0のキャプチャ信号入力、PWM4、5出力やホールドモード解除信号入力ポートとしても使用できます。

ユーザオプションにより、出力形式としてプログラマブル・プルアップ抵抗付きCMOS出力またはプログラマブル・プルアップ抵抗付きNchオープンドレイン出力のどちらかをビット毎に選択できます。

3-4-2 機能

①入出力ポート（2ビット:P30, P31）

- ポート3データラッチ(P3:FE4C)でポート出力データの制御, ポート3データディレクションレジスタ(P3DDR:FE4D)で入出力方向を制御します。
- プログラマブル・プルアップ抵抗が、各ポートに付いています。

②割り込み入力端子機能

P30, P31から選択された1ポート(INT5)には、端子割り込み機能があり、Lエッジ, Hエッジ, 両エッジ検出を行い、割り込みフラグをセットします。さらに選択されたこれら2ポートはタイマ1のカウントクロック入力, タイマ0のキャプチャ信号入力としても使用できます。

INT5割込みの動作説明は3-3-3-3項を参照してください。

③ホールドモード解除機能

- INT5で、割り込みフラグと割り込み許可フラグの両方がセットされると、ホールドモード解除信号が発生し、ホールドモードが解除されホルトモード(システムクロック=中速RCまたは低速RC)に移行します。さらに割り込みが受け付けられると、ホルトモードから通常動作モードへ移行します。
- ホールドモード時にINT5に、割り込みフラグをセットするような信号変化が入力されると、割り込みフラグがセットされます。この時、対応する割り込み許可フラグがセットされていればホールドモードが解除されます。

但し、ホールドモード突入時のINT5のデータが“H”の時のHエッジと、ホールドモード突入時のINT5のデータが“L”の時のLエッジでは、割り込みフラグはセットできません。従って、INT5でホールドモードを解除する時は、INT5を両エッジ割り込みモードで使用することを薦めます。

④兼用機能

- P30, P31でPWM4, PWM5出力機能を兼用します。説明は各章で行います。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE4C	HHHH HH00	R/W	P3	-	-	-	-	-	-	P31	P30
FE4D	HHHH HH00	R/W	P3DDR	-	-	-	-	-	-	P31DDR	P30DDR

3-4-3 関連レジスタ

3-4-3-1 ポート3データラッチ(P3)

- ①ポート3の出力データとプルアップ抵抗の制御を行う2ビットのレジスタです。
- ②このレジスタを命令で読むとP30, P31の端子のデータが読み込まれます。但し、NOT1, CLR1, SET1, DBZ, DBNZ, INC, DEC命令でP3(FE4C)を操作すると、端子のデータではなく、レジスタの内容が参照されます。
- ③ポート3のデータの読み込みは、ポートの入出力状態にかかわらず、常に可能です。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE4C	HHHH HH00	R/W	P3	-	-	-	-	-	-	P31	P30

3-4-3-2 ポート3データディレクションレジスタ(P3DDR)

- ①ポート3の入出力方向の制御をビット毎に行う2ビットのレジスタです。ビットP3nDDRが“1”の時、ポートP3nは出力モードになり、ビットP3nDDRが“0”的時、ポートP3nは入力モードになります。
- ②ビットP3nDDRが“0”で、ポート3データラッチのビットP3nが“1”的時、ポートP3nはプルアップ抵抗付き入力となります。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE4D	HHHH HH00	R/W	P3DDR	-	-	-	-	-	-	P31DDR	P30DDR

レジスタデータ		ポートP3nの状態						内蔵プルアップ 抵抗
P3n	P3nDDR	入力	出力					
0	0	可能	オープン					OFF
1	0	可能	内蔵プルアップ抵抗					ON
0	1	可能	LOW					OFF
1	1	可能	HIGH/オープン(CMOS/Nchオープンドレイン)					OFF

3-4-4 オプション

ユーザオプションとして次の2通りの選択ができます。

- ①CMOS出力 (プログラマブル・プルアップ抵抗付き)
- ②Nchオープンドレイン出力 (プログラマブル・プルアップ抵抗付き)

3-4-5 HALT, HOLD時の動作

HALT, HOLD時のポートの状態は、HALT, HOLD突入時の状態を保持します。

3-5 ポート7

3-5-1 概要

ポート7は、プログラマブル・プルアップ抵抗付きの4ビットの入出力ポートです。データ制御ラッチと制御回路で構成され、入出力方向をビット毎に設定できます。

ポート7は、外部割り込み用入力ポートとしても使用できます。また、タイマ0のカウントクロック入力、キャプチャ信号入力やホールドモードの解除信号入力ポートとしても使用できます。

ユーザオプションはありません。

3-5-2 機能

①入出力ポート（4ビット:P70～P73）

- ・ポート7制御レジスタ(P7:FE5C)の下位4ビットでポート出力データの制御、上位4ビットで入出力方向を制御します。
- ・P70はNchオープンドレイン出力で、P71～P73はCMOS出力ポートとなります。
- ・プログラマブル・プルアップ抵抗が、各ポートに付いています。

②割り込み入力端子機能

- ・P70とP71は、それぞれINT0、INT1としてLレベル、Hレベル、Lエッジ、Hエッジ検出を行い、割り込みフラグをセットします。
- ・P72とP73は、それぞれINT2、INT3としてLエッジ、Hエッジ、両エッジ検出を行い、割り込みフラグをセットします。

③タイマ0カウント入力機能

P72、P73から選択された1ポートに対し、割り込みフラグをセットするような信号変化が入力される毎にタイマ0にカウント信号を送ります。

④タイマ0Lキャプチャ入力機能

P70、P72から選択された1ポートに対し、割り込みフラグをセットするような信号変化が入力される毎にタイマ0Lキャプチャ信号を送ります。

レベル割り込み指定のP70に、選択されたレベルの信号が入力されると、この間、1サイクル毎にタイマ0Lキャプチャ信号が発生します。

⑤タイマ0Hキャプチャ入力機能

P71、P73から選択された1ポートに対し、割り込みフラグをセットするような信号変化が入力される毎にタイマ0Hキャプチャ信号を送ります。

レベル割り込み指定のP71に、選択されたレベルの信号が入力されると、この間、1サイクル毎にタイマ0Hキャプチャ信号が発生します。

⑥ホールドモード解除機能

- INT0またはINT1またはINT2で、割り込みフラグと割り込み許可フラグの両方がセットされると、ホールドモード解除信号が発生し、ホールドモードが解除されホルトモード(システムクロック=中速RCまたは低速RC)に移行します。さらに割り込みが受け付けられるとホルトモードから通常動作モードへ移行します。
- ホールドモード時に、レベル割り込み指定されたP70またはP71に、割り込みフラグをセットするような信号レベルが入力されると、割り込みフラグがセットされます。この時、対応する割り込み許可フラグがセットされていれば、ホールドモードが解除されます。
- ホールドモード時に、P72に、割り込みフラグをセットするような信号変化が入力されると、割り込みフラグがセットされます。この時、対応する割り込み許可フラグがセットされていれば、ホールドモードが解除されます。但し、ホールドモード突入時のP72のデータが“H”の時のHエッジと、ホールドモード突入時のP72のデータが“L”の時のLエッジでは、割り込みフラグはセットできません。従って、P72でホールドモードを解除する時は、P72を両エッジ割り込みモードで使用することを薦めます。

⑦兼用機能

P70～P72でアナログ入力チャネルAN8～AN10機能を兼用します。

	入力	出力	割り込み入力 信号検出	タイマ0 カウント入力	キャプチャ 入力	ホールド モード解除
P70	プログラマ ブル・ブル アップ抵抗 付き	Nchオープンドレイン CMOS	Lレベル, Hレベル, Lエッジ, Hエッジ	—	タイマ0L	可能(注)
P71			—	—	タイマ0H	可能(注)
P72			Lエッジ, Hエッジ, 両エッジ	あり	タイマ0L	可能
P73			—	あり	タイマ0H	—

(注) : P70, P71のホールドモード解除はレベル検出設定時のみ可能です。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5C	0000 0000	R/W	P7	P73DDR	P72DDR	P71DDR	P70DDR	P73DT	P72DT	P71DT	P70DT
FE5D	0000 0000	R/W	I01CR	INT1LH	INT1LV	INT1IF	INT1IE	INT0LH	INT0LV	INT0IF	INT0IE
FE5E	0000 0000	R/W	I23CR	INT3HEG	INT3LEG	INT3IF	INT3IE	INT2HEG	INT2LEG	INT2IF	INT2IE
FE5F	0000 0000	R/W	ISL	ST0HCP	ST0LCP	BTIMC1	BTIMC0	BUZON	NFSEL	NFON	ST0IN

3-5-3 関連レジスタ

3-5-3-1 ポート7制御レジスタ(P7)

- ポート7の入出力、プルアップ抵抗の制御を行う8ビットのレジスタです。
- このレジスタを命令で読むとP70～P73の端子のデータがビット0～3に読み込まれます。ビット4～7にはレジスタP7のビット4～7のデータが読み込まれます。但し、NOT1, CLR1, SET1, DBZ, DBNZ, INC, DEC命令でP7(FE5C)を操作すると、ビット0～3として、端子のデータでなく、レジスタの内容が参照されます。
- ポート7のデータの読み込みは、ポートの入出力状態にかかわらず、常に可能です。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5C	0000 0000	R/W	P7	P73DDR	P72DDR	P71DDR	P70DDR	P73DT	P72DT	P71DT	P70DT

レジスタデータ		ポートP7nの状態					内蔵プルアップ抵抗
P7nDT	P7nDDR	入力	出力				
0	0	可能	オープン				OFF
1	0	可能	内蔵プルアップ抵抗				ON
0	1	可能	CMOS-LOW				OFF
1	1	可能	CMOS-HIGH (P70はオープン)				ON

PORT7

P73DDR(ビット7) : P73入出力制御

このビットの1/0で、P73端子の出力(CMOS)／入力を制御します。

P72DDR(ビット6) : P72入出力制御

このビットの1/0で、P72端子の出力(CMOS)／入力を制御します。

P71DDR(ビット5) : P71入出力制御

このビットの1/0で、P71端子の出力(CMOS)／入力を制御します。

P70DDR(ビット4) : P70入出力制御

このビットの1/0で、P70端子の出力(Nchオープンドレイン)／入力を制御します。

P73DT(ビット3) : P73データ

P73DDRが1の時、このビットの値がP73端子から出力されます。

このビットの値(1/0)により、P73端子の内蔵プルアップ抵抗の(ON/OFF)が制御されます。

P72DT(ビット2) : P72データ

P72DDRが1の時、このビットの値がP72端子から出力されます。

このビットの値(1/0)により、P72端子の内蔵プルアップ抵抗の(ON/OFF)が制御されます。

P71DT(ビット1) : P71データ

P71DDRが1の時、このビットの値がP71端子から出力されます。

このビットの値(1/0)により、P71端子の内蔵プルアップ抵抗の(ON/OFF)が制御されます。

P70DT(ビット0) : P70データ

P70DDRが1の時、このビットの値がP70端子から出力されます。

但し、この端子はNchオープンドレイン出力端子なので、P70DTの値が“1”的時はハイインピーダンス出力となります。

このビットの値(1/0)により、P70端子の内蔵プルアップ抵抗の(ON/OFF)が制御されます。

3-5-3-2 外部割り込み0, 1制御レジスタ(I01CR)

①外部割り込み0, 1の制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5D	0000 0000	R/W	I01CR	INT1LH	INT1LV	INT1IF	INT1IE	INT0LH	INT0LV	INT0IF	INT0IE

INT1LH(ビット7) : INT1検出極性選択

INT1LV(ビット6) : INT1検出レベル／エッジ選択

INT1LH	INT1LV	INT1割り込み条件(P71端子のデータ)
0	0	立ち下がり検出
0	1	“L”レベル検出
1	0	立ち上がり検出
1	1	“H”レベル検出

INT1IF(ビット5) : INT1割り込み要因フラグ

INT1LH, INT1LVで指定された条件が満たされるとセットされます。このビットとINT1の割り込み要求許可ビット(INT1IE)がともに“1”的時、ホールドモード解除信号とベクタアドレス000BHへの割り込み要求が発生します。
このビットは、自動的にはクリアされませんので命令でクリアしてください。

INT1IE(ビット4) : INT1割り込み要求許可

このビットとINT1IFがともに“1”的時、ホールドモード解除信号とベクタアドレス000BHへの割り込み要求が発生します。

INT0LH(ビット3) : INT0検出極性選択

INT0LV(ビット2) : INT0検出レベル／エッジ選択

INT0LH	INT0LV	INT0割り込み条件(P70端子のデータ)
0	0	立ち下がり検出
0	1	“L”レベル検出
1	0	立ち上がり検出
1	1	“H”レベル検出

INT0IF(ビット1) : INT0割り込み要因フラグ

INT0LH, INT0LVで指定された条件が満たされるとセットされます。このビットとINT0の割り込み要求許可ビット(INT0IE)がともに“1”的時、ホールドモード解除信号とベクタアドレス0003Hへの割り込み要求が発生します。
このビットは、自動的にはクリアされませんので命令でクリアしてください。

INT0IE(ビット0) : INT0割り込み要求許可

このビットとINT0IFがともに“1”的時、ホールドモード解除信号とベクタアドレス0003Hへの割り込み要求が発生します。

注意：INT0, 1のホールドモード解除機能は、レベル検出設定時のみ有効です。

3-5-3-3 外部割り込み2, 3制御レジスタ(I23CR)

①外部割り込み2, 3の制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5E	0000 0000	R/W	I23CR	INT3HEG	INT3LEG	INT3IF	INT3IE	INT2HEG	INT2LEG	INT2IF	INT2IE

INT3HEG(ビット7) : INT3立ち上がりエッジ検出制御

INT3LEG(ビット6) : INT3立ち下がりエッジ検出制御

INT3HEG	INT3LEG	INT3割り込み条件(P73端子のデータ)
0	0	検出しない
0	1	立ち下がり検出
1	0	立ち上がり検出
1	1	両エッジ検出

INT3IF(ビット5) : INT3割り込み要因フラグ

INT3HEG, INT3LEGで指定された条件が満たされるとセットされます。このビットとINT3の割り込み要求許可ビット(INT3IE)がともに“1”的時、ベクタアドレス001BHへの割り込み要求が発生します。
このビットは、自動的にはクリアされませんので命令でクリアしてください。

PORT7

INT3IE(ビット4) : INT3割り込み要求許可

このビットとINT3IFがともに“1”的時、ベクタアドレス001BHへの割り込み要求が発生します。

INT2HEG(ビット3) : INT2立ち上がりエッジ検出制御

INT2LEG(ビット2) : INT2立ち下がりエッジ検出制御

INT2HEG	INT2LEG	INT2割り込み条件(P72端子のデータ)
0	0	検出しない
0	1	立ち下がり検出
1	0	立ち上がり検出
1	1	両エッジ検出

INT2IF(ビット1) : INT2割り込み要因フラグ

INT2HEG, INT2LEGで指定された条件が満たされるとセットされます。このビットとINT2の割り込み要求許可ビット(INT2IE)がともに“1”的時、ホールドモード解除信号とベクタアドレス0013Hへの割り込み要求が発生します。

但し、ホールドモード突入時のP72のデータが“H”的時のHエッジと、ホールドモード突入時のP72のデータが“L”的時のLエッジでは、割り込みフラグはセットできません。従って、P72でホールドモードを解除する時は、P72を両エッジ割り込みモードで使用することを薦めます。

このビットは、自動的にはクリアされませんので命令でクリアしてください。

INT2IE(ビット0) : INT2割り込み要求許可

このビットとINT2IFがともに“1”的時、ホールドモード解除信号とベクタアドレス0013Hへの割り込み要求が発生します。

3-5-3-4 入力信号選択レジスタ(ISL)

①タイマ0の入力、ノイズフィルタの時定数、ブザー出力／タイマ1PWMH出力選択、ベースタイマのクロック選択の制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5F	0000 0000	R/W	ISL	ST0HCP	ST0LCP	BTIMC1	BTIMC0	BUZON	NFSEL	NFON	ST0IN

ST0HCP(ビット7) : タイマ0Hキャプチャ信号入力ポート選択

タイマ0Hキャプチャ信号入力ポートを選択します。

“1”的設定時、INT1の割り込み検出条件が成立する入力がP71に入力されると、タイマ0Hキャプチャ信号が発生します。またINT1の割り込み検出がレベル検出の時、検出レベルがP71に入力されている間、1Tcyc毎にキャプチャ信号が発生します。

“0”的設定時、INT3の割り込み検出条件が成立する入力がP73に入力されると、タイマ0Hキャプチャ信号が発生します。

ST0LCP(ビット6) : タイマ0Lキャプチャ信号入力ポート選択

タイマ0Lキャプチャ信号入力ポートを選択します。

“1”的設定時、INT0の割り込み検出条件が成立する入力がP70に入力されると、タイマ0Lキャプチャ信号が発生します。またINT0の割り込み検出がレベル検出の時、検出レベルがP70に入力されている間、1Tcyc毎にキャプチャ信号が発生します。

“0”の設定時、INT2の割り込み検出条件が成立する入力がP72に入力されると、タイマ0Lキャプチャ信号が発生します。

BTIMC1(ビット5) : ベースタイマクロック選択

BTIMC0(ビット4) : ベースタイマクロック選択

BTIMC1	BTIMC0	ベースタイマの入力クロック
0	0	サブクロック
0	1	サイクルクロック
1	0	サブクロック
1	1	タイマ／カウンタ0のプリスケーラ出力

BUZON(ビット3) : ブザー出力選択／タイマ1PWMH出力選択

P17FCR(P1FCRのビット7) = “1”の際に、ポートP17へ転送するデータ(ブザー出力／タイマ1PWMH出力)の選択を行います。

“1”の設定時、タイマ1PWMHの出力はHIGH固定となり、ポートP17にはベースタイマクロックを16分周($f_{BST}/16$)した信号をブザー出力として転送します。

“0”の設定時、ブザー出力はHIGH固定となり、ポートP17にはタイマ1PWMHの出力データを転送します。

f_{BST} : 入力信号選択レジスタ(ISL)のビット5, 4の設定で選択された
ベースタイマの入力クロック周波数

NFSEL(ビット2) : ノイズ除去フィルタ時定数選択

NFON(ビット1) : ノイズ除去フィルタ時定数選択

NFSEL	NFON	ノイズ除去フィルタ時定数
0	0	1Tcyc
0	1	128Tcyc
1	0	1Tcyc
1	1	32Tcyc

ST0IN(ビット0) : タイマ0カウントクロック入力ポート選択

タイマ0カウントクロック信号入力ポートを選択します。

“1”の設定時、INT3の割り込み検出条件が成立する入力がP73に入力されると、タイマ0カウントクロックが発生します。

“0”の設定時、INT2の割り込み検出条件が成立する入力がP72に入力されると、タイマ0カウントクロックが発生します。

注意: INT4またはINT5で、タイマ0Lキャプチャ信号入力、タイマ0Hキャプチャ信号入力がポート7と重複して指定された場合、ポート7からの信号は無視されます。

3-5-4 オプション

ユーザオプションはありません。

3-5-5 HALT, HOLD時の動作

P70のプルアップ抵抗はオフします。

P71～P73はHALT, HOLD突入時の状態を保持します。

3-6 タイマ／カウンタ0(T0)

3-6-1 概要

本シリーズが内蔵しているタイマ／カウンタ0(T0)は、次の4つの機能を持った16ビットのタイマ／カウンタです。

- ①モード0：プログラマブルプリスケーラ付き8ビットプログラマブルタイマ(8ビットキャプチャレジスタ付き)×2ch
- ②モード1：プログラマブルプリスケーラ付き8ビットプログラマブルタイマ(8ビットキャプチャレジスタ付き)+8ビットプログラマブルカウンタ(8ビットキャプチャレジスタ付き)
- ③モード2：プログラマブルプリスケーラ付き16ビットプログラマブルタイマ(16ビットキャプチャレジスタ付き)
- ④モード3：16ビットプログラマブルカウンタ(16ビットキャプチャレジスタ付き)

3-6-2 機能

- ①モード0：プログラマブルプリスケーラ付き8ビットプログラマブルタイマ(8ビットキャプチャレジスタ付き)×2ch

- ・8ビットプログラマブルプリスケーラからのクロック(周期：1～256Tcyc)によって、2つの独立した8ビットプログラマブルタイマ(T0L, T0H)が動作します。
- ・P70／INT0／T0LCP, P72／INT2／TOIN, P20, P21, P30, P31タイマ0Lキャプチャ入力端子からの外部入力検出信号により、T0Lの内容をキャプチャレジスタT0CALにキャプチャします。
- ・P71／INT1／T0HCP, P73／INT3／TOIN, P20, P21, P30, P31タイマ0Hキャプチャ入力端子からの外部入力検出信号により、T0Hの内容をキャプチャレジスタT0CAHにキャプチャします。

$$T0L \text{ の周期} = (T0LR + 1) \times (T0PRR + 1) \times Tcyc$$

$$T0H \text{ の周期} = (T0HR + 1) \times (T0PRR + 1) \times Tcyc$$

Tcyc = サイクルクロックの周期

- ②モード1：プログラマブルプリスケーラ付き8ビットプログラマブルタイマ(8ビットキャプチャレジスタ付き)+8ビットプログラマブルカウンタ(8ビットキャプチャレジスタ付き)

- ・T0Lは、P72／INT2／TOIN, P73／INT3／TOIN端子からの外部入力検出信号をカウントする8ビットのプログラマブルカウンタとして動作します。
- ・T0Hは、8ビットプログラマブルプリスケーラからのクロック(周期：1～256Tcyc)によって、8ビットプログラマブルタイマとして動作します。
- ・P70／INT0／T0LCP, P72／INT2／TOIN, P20, P21, P30, P31タイマ0Lキャプチャ入力端子からの外部入力検出信号により、T0Lの内容をキャプチャレジスタT0CALにキャプチャします。
- ・P71／INT1／T0HCP, P73／INT3／TOIN, P20, P21, P30, P31タイマ0Hキャプチャ入力端子からの外部入力検出信号により、T0Hの内容をキャプチャレジスタT0CAHにキャプチャします。

$$T0L \text{ の周期} = (T0LR + 1)$$

$$T0H \text{ の周期} = (T0HR + 1) \times (T0PRR + 1) \times Tcyc$$

③モード2：プログラマブルプリスケーラ付き16ビットプログラマブルタイマ(16ビットキャプチャレジスタ付き)

- ・8ビットプログラマブルプリスケーラからのクロック(周期：1～256Tcyc)によって、16ビットプログラマブルタイマとして動作します。
- ・P71／INT1／TOHCP, P73／INT3／TOIN, P20, P21, P30, P31タイマ0Hキャプチャ入力端子からの外部入力検出信号により、TOL, TOHの内容をキャプチャレジスタTOCAL, TOCAHに同時にキャプチャします。

$$\text{T0の周期} = ([\text{T0HR}, \text{T0LR}] + 1) \times (\text{TOPRR} + 1) \times \text{Tcyc}$$

16ビット

④モード3：16ビットプログラマブルカウンタ(16ビットキャプチャレジスタ付き)

- ・P72／INT2／TOIN, P73／INT3／TOIN端子からの外部入力検出信号をカウントする16ビットのプログラマブルカウンタとして動作します。
- ・P71／INT1／TOHCP, P73／INT3／TOIN, P20, P21, P30, P31タイマ0Hキャプチャ入力端子からの外部入力検出信号により、TOL, TOHの内容をキャプチャレジスタTOCAL, TOCAHに同時にキャプチャします。

$$\text{T0の周期} = [\text{T0HR}, \text{T0LR}] + 1$$

16ビット

⑤割り込みの発生

割り込み要求許可ビットがセットされている場合、TOLまたはTOHのカウンタ周期で、TOLまたはTOH割り込み要求を発生します。

⑥タイマ／カウンタ0(T0)を制御するには、次に示す特殊機能レジスタを操作する必要があります。

- ・TOCNT, TOPRR, TOL, TOH, TOLR, TOHR, TOCAL, TOCAH
- ・P7, ISL, I01CR, I23CR
- ・P2, P2DDR, P3, P3DDR, I45CR, I45SL

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE10	0000 0000	R/W	T0CNT	TOHRUN	T0LRUN	T0LONG	TOLEXT	TOHCMP	TOHIE	T0LCMP	T0LIE
FE11	0000 0000	R/W	TOPRR	TOPRR7	TOPRR6	TOPRR5	TOPRR4	TOPRR3	TOPRR2	TOPRR1	TOPRR0
FE12	0000 0000	R	TOL	TOL7	TOL6	TOL5	TOL4	TOL3	TOL2	TOL1	TOL0
FE13	0000 0000	R	TOH	TOH7	TOH6	TOH5	TOH4	TOH3	TOH2	TOH1	TOH0
FE14	0000 0000	R/W	TOLR	TOLR7	TOLR6	TOLR5	TOLR4	TOLR3	TOLR2	TOLR1	TOLR0
FE15	0000 0000	R/W	TOHR	TOHR7	TOHR6	TOHR5	TOHR4	TOHR3	TOHR2	TOHR1	TOHR0
FE16	XXXX XXXX	R	TOCAL	TOCAL7	TOCAL6	TOCAL5	TOCAL4	TOCAL3	TOCAL2	TOCAL1	TOCAL0
FE17	XXXX XXXX	R	TOCAH	TOCAH7	TOCAH6	TOCAH5	TOCAH4	TOCAH3	TOCAH2	TOCAH1	TOCAH0

3-6-3 回路構成

3-6-3-1 タイマ／カウンタ0制御レジスタ(TOCNT) (8ビットレジスタ)

①TOL, TOHの動作、割り込みの制御を行います。

T0

3-6-3-2 プログラマブルプリスケーラー一致レジスタ(TOPRR) (8ビットレジスタ)

①プログラマブルプリスケーラの一一致データ格納用レジスタです。

3-6-3-3 プログラマブルプリスケーラ (8ビットカウンタ)

- ①動作開始／停止：ホールドモード以外で動作します。
- ②カウントクロック：サイクルクロック(周期 = 1Tcyc)
- ③一致信号：カウント値がレジスタTOPRRの値と一致すると一致信号を発生します。(周期 : 1～256Tcyc)
- ④リセット：一致信号の発生またはTOPRRへデータの書き込みにより、カウンタが0からカウントし始めます。

3-6-3-4 タイマ／カウンタ0下位(T0L) (8ビットカウンタ)

- ①動作開始／停止：T0LRUN(タイマ0制御レジスタのビット6)の0／1により、停止／動作が制御されます。
- ②カウントクロック：T0LEXT(タイマ0制御レジスタのビット4)の0／1により、プリスケーラの一一致信号／外部信号を選択されます。
- ③一致信号：カウント値が一致バッファレジスタの値と一致すると一致信号を発生します。(16ビットモード時は、16ビットデータの一一致が必要)
- ④リセット：動作停止時、または一致信号の発生時。

3-6-3-5 タイマ／カウンタ0上位(T0H) (8ビットカウンタ)

- ①動作開始／停止：T0HRUN(タイマ0制御レジスタのビット7)の0／1により、停止／動作が制御されます。
- ②カウントクロック：T0LONG(タイマ0制御レジスタのビット5)の0／1により、プリスケーラの一一致信号／T0Lの一一致信号を選択されます。
- ③一致信号：カウント値が一致バッファレジスタの値と一致すると一致信号を発生します。(16ビットモード時は、16ビットデータの一一致が必要)
- ④リセット：動作停止時、または一致信号の発生時。

3-6-3-6 タイマ／カウンタ0一致データレジスタ下位(T0LR) (一致バッファレジスタ付き8ビットレジスタ)

- ①T0L用の一一致データ格納用レジスタです。他に、8ビットの一一致バッファレジスタを持ち、この一致バッファレジスタとタイマ／カウンタ0下位の値が一致した時、一致信号が発生します。(16ビットモード時は、16ビットデータの一一致が必要)
- ②一致バッファレジスタの更新は以下のように行われます。
非動作時(T0LRUN=0)には、T0LRと一致バッファレジスタは同値となる。
動作時(T0LRUN=1)には、一致バッファレジスタは一致信号の発生時にT0LRの内容をロードする。

3-6-3-7 タイマ／カウンタ0一致データレジスタ上位(T0HR) (一致バッファレジスタ付き8ビットレジスタ)

- ①T0H用の一一致データ格納用レジスタです。他に、8ビットの一一致バッファレジスタを持ち、この一致バッファレジスタとタイマ／カウンタ0上位の値が一致した時、一致信号が発生します。(16ビットモード時は、16ビットデータの一一致が必要)

②一致バッファレジスタの更新は以下のように行われます。

非動作時 (TOHRUN=0) には、TOHRと一致バッファレジスタは同値となる。

動作時 (TOHRUN=1) には、一致バッファレジスタは一致信号の発生時にTOHRの内容をロードする。

3-6-3-8 タイマ／カウンタ0キャプチャレジスタ下位 (T0CAL) (8ビットレジスタ)

①キャプチャクロック:

TOLONG (タイマ0制御レジスタのビット5) が0の時、P70/INT0/TOLCP, P72/INT2/T0IN, P20, P21, P30, P31のタイマ0Lキャプチャ入力端子からの外部入力検出信号

TOLONG (タイマ0制御レジスタのビット5) が1の時、P71/INT1/TOHCP, P73/INT3/T0IN, P20, P21, P30, P31のタイマ0Hキャプチャ入力端子からの外部入力検出信号

②キャプチャデータ:タイマ／カウンタ0下位 (T0L) の内容

3-6-3-9 タイマ／カウンタ0キャプチャレジスタ上位 (T0CAH) (8ビットレジスタ)

①キャプチャクロック: P71/INT1/TOHCP, P73/INT3/T0IN, P20, P21, P30, P31のタイマ0Hキャプチャ入力端子からの外部入力検出信号

②キャプチャデータ:タイマ／カウンタ0上位 (TOH) の内容

表 3-6-1 タイマ0 (TOH, T0L) のカウントクロック

モード	TOLONG	TOLEXT	TOHのカウントクロック	T0Lのカウントクロック	[TOH, T0L]のカウントクロック
0	0	0	TOPRRの一致信号	TOPRRの一致信号	—
1	0	1	TOPRRの一致信号	外部信号	—
2	1	0	—	—	TOPRRの一致信号
3	1	1	—	—	外部信号

T0




図 3-6-1 モード0 ($T0LONG = 0, T0LEXT = 0$) ブロック図




図 3-6-2 モード1 ($T0LONG = 0, T0LEXT = 1$) ブロック図




図 3-6-3 モード2 (TOLONG = 1, TOLEXT = 0) ブロック図




図 3-6-4 モード3 (TOLONG = 1, TOLEXT = 1) ブロック図

3-6-4 関連レジスタ

3-6-4-1 タイマ／カウンタ0制御レジスタ(T0CNT)

① T0L, TOHの動作、割り込みの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE10	0000 0000	R/W	T0CNT	TOHRUN	T0LRUN	T0LONG	TOLEXT	TOHCMP	TOHIE	T0LCMP	T0LIE

T0HRUN(ビット7) : TOHカウント制御

このビットが0の時タイマ／カウンタ0上位(TOH)は、カウント値0で停止し、TOHの一一致バッファレジスタ値はTOHRの値と同じです。

このビットが1の時タイマ／カウンタ0上位(TOH)は、所定のカウント動作を行います。また、TOHの一一致バッファレジスタは、一致信号の発生時にTOHRの内容をロードします。

T0LRUN(ビット6) : T0Lカウント制御

このビットが0の時タイマ／カウンタ0下位(T0L)は、カウント値0で停止し、T0Lの一一致バッファレジスタ値はT0LRの値と同じです。

このビットが1の時タイマ／カウンタ0下位(T0L)は、所定のカウント動作を行います。また、T0Lの一一致バッファレジスタは、一致信号の発生時にT0LRの内容をロードします。

T0LONG(ビット5) : タイマ／カウンタ0ビット長選択

このビットが0の時タイマ／カウンタ0は上位と下位の独立した8ビットのタイマ／カウンタとなります。

このビットが1の時タイマ／カウンタ0は16ビットのタイマ／カウンタとなります。また、TOH, T0Lで構成される16ビットのカウンタ値とTOH, T0Lの一一致バッファレジスタの内容が一致した時に、一致信号が発生します。

TOLEXT(ビット4) : T0L入力クロック選択

このビットが0の時T0Lのカウントクロックはプリスケーラの一一致信号となります。

このビットが1の時T0Lのカウントクロックは外部入力信号となります。

TOHCMP(ビット3) : TOH一致フラグ

TOHが動作している(TOHRUN=1)時に、TOHの値とTOHの一一致バッファレジスタの値が一致し、一致信号が発生するとセットされます。一致信号が発生しない場合は変化しません。従って、このフラグは、命令でクリアしてください。

尚、16ビットモード(T0LONG=1)の時、一致信号の発生には、16ビットデータでの一致が必要です。

TOHIE(ビット2) : TOH割り込み要求発生許可制御

このビットとTOHCMPがともに1の時、ベクタアドレス0023Hへの割り込み要求が発生します。

TOLCMP(ビット1):TOL一致フラグ

TOLが動作している(TOLRUN=1)時に、TOLの値とTOLの一一致バッファレジスタの値が一致し、一致信号が発生するとセットされます。一致信号が発生しない場合は変化しません。従って、このフラグは命令でクリアしてください。尚、16ビットモード(TOLONG=1)の時、一致信号の発生には、16ビットデータでの一致が必要です。

TOLIE(ビット0):TOL割り込み要求発生許可制御

このビットとTOLCMPがともに1の時、ベクタアドレス0013Hへの割り込み要求が発生します。

注意:

- TOHCM, TOLCMPは命令で0にしてください。
- 16ビットモードで使用する時は、TOLRUNとTOHRUNは同時に同じ値を設定して、動作を制御してください。
- 16ビットモードでは、TOLCMPとTOHCMは同時にセットされます。

3-6-4-2 タイマ0プログラマブルプリスケーラー一致レジスタ(TOPRR)

- ①タイマ0プログラマブルプリスケーラー一致レジスタは、タイマ/カウンタ0のクロック周期(Tpr)の設定を行う8ビットのレジスタです。
- ②TOPRRにデータを書き込むと、プリスケーラのカウント値は0からスタートします。
- ③ $T_{pr} = (TOPRR + 1) \times T_{cyc}$ T_{cyc} =サイクルクロックの周期

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE11	0000 0000	R/W	TOPRR	TOPRR7	TOPRR6	TOPRR5	TOPRR4	TOPRR3	TOPRR2	TOPRR1	TOPRR0

3-6-4-3 タイマ/カウンタ0下位(TOL)

- ①読み出し専用の8ビットのタイマ/カウンタです。プリスケーラの一致信号、または、外部信号をカウントします。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE12	0000 0000	R	TOL	TOL7	TOL6	TOL5	TOL4	TOL3	TOL2	TOL1	TOL0

3-6-4-4 タイマ/カウンタ0上位(TOH)

- ①読み出し専用の8ビットのタイマ/カウンタです。プリスケーラの一致信号、または、TOLのオーバーフローをカウントします。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE13	0000 0000	R	TOH	TOH7	TOH6	TOH5	TOH4	TOH3	TOH2	TOH1	TOH0

3-6-4-5 タイマ/カウンタ0一致データレジスタ下位(TOLR)

- ①TOL用の一致データ格納用レジスタです。他に、8ビットの一致バッファレジスタを持ち、この一致バッファレジスタとタイマ/カウンタ0下位の値が一致した時、一致信号が発生します。(16ビットモード時は、16ビットデータの一致が必要)

- ②一致バッファレジスタの更新は以下のように行われます。

非動作時(TOLRUN=0)には、TOLRと一致バッファレジスタは同値となる。

動作時(TOLRUN=1)には、一致バッファレジスタは一致信号の発生時にTOLRの内容をロードする。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE14	0000 0000	R/W	TOLR	TOLR7	TOLR6	TOLR5	TOLR4	TOLR3	TOLR2	TOLR1	TOLR0

T0

3-6-4-6 タイマ／カウンタ0一致データレジスタ上位 (T0HR)

- ①T0H用の一致データ格納用レジスタです。他に、8ビットの一致バッファレジスタを持ち、この一致バッファレジスタとタイマ／カウンタ0上位の値が一致した時、一致信号が発生します。(16ビットモード時は、16ビットデータの一一致が必要)
- ②一致バッファレジスタの更新は以下のように行われます。
- 非動作時 (TOHRUN=0) には、T0HRと一致バッファレジスタは同値となる。
- 動作時 (TOHRUN=1) には、一致バッファレジスタは一致信号の発生時にT0HRの内容をロードする。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE15	0000 0000	R/W	T0HR	T0HR7	T0HR6	T0HR5	T0HR4	T0HR3	T0HR2	T0HR1	T0HR0

3-6-4-7 タイマ／カウンタ0キャプチャレジスタ下位 (T0CAL)

- ①外部入力検出信号により、タイマ／カウンタ0下位 (T0L) の内容をキャプチャする読み出し専用の8ビットレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE16	XXXX XXXX	R	T0CAL	T0CAL7	T0CAL6	T0CAL5	T0CAL4	T0CAL3	T0CAL2	T0CAL1	T0CAL0

3-6-4-8 タイマ／カウンタ0キャプチャレジスタ上位 (T0CAH)

- ①外部入力検出信号により、タイマ／カウンタ0上位 (T0H) の内容をキャプチャする読み出し専用の8ビットレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE17	XXXX XXXX	R	T0CAH	T0CAH7	T0CAH6	T0CAH5	T0CAH4	T0CAH3	T0CAH2	T0CAH1	T0CAH0

3-7 高速クロックカウンタ

3-7-1 概要

高速クロックカウンタは、リアルタイム出力機能を持った3ビットカウンタです。タイマ／カウンタ0と連結して使用し、合わせて11ビットまたは19ビットの高速カウンタとなります。サイクルタイムの1/6の周期のクロックまで入力できます。また、キャリービットも含めた4ビットのキャプチャレジスタを備えています。

3-7-2 機能

①11ビットまたは19ビットプログラマブル高速カウンタ

タイマ／カウンタ0下位(T0L)及びタイマ／カウンタ0上位(T0H)と連結し、P72/INT2/T0IN/NKIN端子からの外部入力信号をカウントする11ビットまたは19ビットのプログラマブル高速カウンタとして動作します。
連結したタイマ／カウンタ0は3ビットのカウンタのオーバーフローをカウントします。
この時、タイマ0はフリーランカウンタとなります。

②リアルタイム出力

リアルタイム出力は、P17端子に出力されます。

リアルタイム出力とはカウンタのカウント値が所定の値になった時に、ポートの出力をリアルタイムに変化させる機能です。出力変化はマイコンロックと非同期に行われます。

③キャプチャ動作

T0L(タイマ0下位)のキャプチャ動作に同期して、NKCOV, NKCAP2~0に高速クロックカウンタ値がキャプチャされます。NKCOVは、タイマ／カウンタ0へのキャリーです。これが1の時、タイマ／カウンタ0のキャプチャ値を+1補正してください。NKCAP2~0は、高速クロックカウンタのキャプチャ値です。

④割り込みの発生

高速クロックカウンタとタイマ／カウンタ0がカウント動作を続けカウント値が“(タイマ0の一一致レジスタ値+1)×8+NKCMP2~0”的値になると、所定のタイマ／カウンタ0のフラグがセットされます。この時、割り込み要求許可ビットがセットされていればT0LまたはT0H割り込み要求を発生します。

NKカウンタ

⑤高速クロックカウンタを制御するには、次に示す特殊機能レジスタを操作する必要があります。

- ・NKREG, P1TST, T0CNT, T0L, T0H, T0LR, T0HR
- ・P7, ISL, I01CR, I23CR
- ・P2, P2DDR, I45CR, I45SL
- ・P1, P1DDR

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE7D	0000 0000	R/W	NKREG	NKEN	NKCMP2	NKCMP1	NKCMP0	NKCOV	NKCAP2	NKCAP1	NKCAP0
FE47	0000 H0H0	R/W	P1TST	FIX0	FIX0	FIX0	FIX0	-	DSNKOT	-	FIX0
FE10	0000 0000	R/W	T0CNT	T0HRUN	T0RUN	T0LONG	T0LEXT	T0HCMP	T0HIE	T0LCNP	T0LIE
FE12	0000 0000	R	T0L	T0L7	T0L6	T0L5	T0L4	T0L3	T0L2	T0L1	T0L0
FE13	0000 0000	R	T0H	T0H7	T0H6	T0H5	T0H4	T0H3	T0H2	T0H1	T0H0
FE14	0000 0000	R/W	T0LR	T0LR7	T0LR6	T0LR5	T0LR4	T0LR3	T0LR2	T0LR1	T0LR0
FE15	0000 0000	R/W	T0HR	T0HR7	T0HR6	T0HR5	T0HR4	T0HR3	T0HR2	T0HR1	T0HR0
FE16	XXXX XXXX	R	T0CAL	T0CAL7	T0CAL6	T0CAL5	T0CAL4	T0CAL3	T0CAL2	T0CAL1	T0CAL0
FE17	XXXX XXXX	R	T0CAH	T0CAH7	T0CAH6	T0CAH5	T0CAH4	T0CAH3	T0CAH2	T0CAH1	T0CAH0
FE5D	0000 0000	R/W	I01CR	INT1LH	INT1LV	INT1IF	INT1IE	INT0LH	INT0LV	INT0IF	INT0IE
FE5E	0000 0000	R/W	I23CR	INT3HEG	INT3LEG	INT3IF	INT3IE	INT2HEG	INT2LEG	INT2IF	INT2IE
FE5F	0000 0000	R/W	ISL	ST0HCP	ST0LCP	BTIMC1	BTIMC0	BUZON	NFSEL	NFON	ST0IN

3-7-3 回路構成

3-7-3-1 高速クロックカウンタ制御レジスタ(NKREG) (8ビットレジスタ)

①高速クロックカウンタの制御を行います。

スタートビット、カウント値設定ビット、カウンタ値キャプチャビットがあります。

②動作開始／停止：NKEN=1かつタイマ／カウンタ0下位(T0L)スタート

③カウントクロック：P72／INT2／T0IN／NKIN端子からの外部入力信号

④リアルタイム出力：リアルタイム出力ポートは出力モードにしてください。

NKEN(ビット7)=0の時、リアルタイム出力ポートは、リアルタイム出力機能を失い、ポートラッチのデータに同期します。

結果がNKEN=1となる値をNKREGに書き込むと、リアルタイム出力ポートはリアルタイム出力機能を回復し、出力データを保持します。この状態でポートラッチの内容を次のリアルタイム出力値に変更してください。

高速クロックカウンタがカウント動作を続け“ $(T0LR + 1) \times 8 + NKCMP2 \sim 0$ の値”のカウント値になると、リアルタイム出力が所定の値に変化します。この後、リアルタイム出力ポートは、リアルタイム出力機能を失い、ポートラッチのデータに同期して変化するようになります。リアルタイム出力機能を回復させるには、結果がNKEN=1となる値をNKREGに書き込んでください。

⑤キャプチャクロック：T0L(タイマ0下位)のキャプチャクロックに同期して発生します。

3-7-3-2 P1TSTレジスタ

①DSNKOT(P1TSTレジスタのビット2)=1の時、リアルタイム出力機能は有効となります。

②DSNKOT(P1TSTレジスタのビット2)=0の時、リアルタイム出力機能は無効となります。

この時、リアルタイム出力端子は通常のポート動作をします。

3-7-3-3 タイマ／カウンタ動作

高速クロックカウンタを使用する場合、T0LEXT(T0CNTレジスタのビット4)=1に設定してください。

NKEN=1, T0LONG(T0CNTレジスタのビット5)=0の場合、タイマ0Hは通常の動作をし、タイマ0Lは高速クロックカウンタと連結し、合わせて11ビットのフリーランカウンタとなります。NKEN=1, T0LONG(T0CNTレジスタのビット5)=1の場合、タイマ0はNKカウンタと連結し、合わせて19ビットのフリーランカウンタとなります。

フリーランカウンタが“(タイマ0の一致レジスタ値+1)×8+NK_CMP2～0の値”的カウント値になると、一致検出信号が発生して、所定の値のリアルタイム出力を発生し、タイマ0の一致フラグをセットします。また、新たな一致検出は、次のNKREG書き込み動作まで行われません。

これらフリーランカウンタのための一一致データ値は、必ず現在のカウンタ値よりも大きい値にしてください。一致データの更新時は、タイマ0の一一致レジスタを設定してからNKREGの一一致レジスタ(NK_CMP2～0)を書き込んでください。たとえ設定値が同じでも、一致検出を開始するためにNKREGへの書き込みを行ってください。

3-7-4 関連レジスタ

3-7-4-1 高速クロックカウンタ制御レジスタ(NKREG)

①高速クロックカウンタの動作を制御する8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE7D	0000 0000	R/W	NKREG	NKEN	NK_CMP2	NK_CMP1	NK_CMP0	NK_COV	NK_CAP2	NK_CAP1	NK_CAP0

NKEN(ビット7)：カウンタ制御

0の時、NK制御回路は動作しません。

1の時、NK制御回路は動作、タイマ0の動作を切り替え、タイマ0を上位カウンタとする非同期高速カウンタとなります。このビットを1にし、タイマ0を外部クロックモードで、スタートするとカウントが始まります。

NK_CMP2～0(ビット6～4)：一致レジスタ

カウンタが“(タイマ0の一一致レジスタ値+1)×8+NK_CMP2～0の値”的カウント値になると、即座に、一致検出信号が発生して、所定の値のリアルタイム出力を発生し、タイマ0の一一致フラグをセットします。この後、リアルタイム出力ポートは、リアルタイム出力機能を失い、ポートラッチのデータに同期して変化するようになります。

また、リアルタイム出力機能と一致検出動作は、次のNKREG書き込み動作まで再開しません。

NK_COV, NK_CAP2～0(ビット3～0)：キャプチャレジスタ

タイマ0Lのキャプチャ動作に同期して、これらのビットにNKカウンタ値がキャプチャされます。

NK_COVは、タイマ0へのキャリーです。これが1の時、タイマ0のキャプチャ値を+1補正してください。

NK_CAP2～0は、NKカウンタのキャプチャ値です。

また、これらのビットはリードオンリーです。

NKカウンタ




図 3－7－1 TOLONG = 0 (タイマ0:8ビットモード)




図 3－7－2 TOLONG = 1 (タイマ0:16ビットモード)

3-8 タイマ／カウンタ1(T1)

3-8-1 概要

本シリーズが内蔵しているタイマ／カウンタ1(T1)は、次の4つの機能を持ったプリスケーラ付きの16ビットのタイマ／カウンタです。

- ①モード0：8ビットプリスケーラ付き8ビットプログラマブルタイマ(トグル出力付き)+8ビットプリスケーラ付き8ビットプログラマブルタイマ／カウンタ(トグル出力付き)
- ②モード1：8ビットプリスケーラ付き8ビットPWM×2ch
- ③モード2：8ビットプリスケーラ付き16ビットプログラマブルタイマ／カウンタ(トグル出力付き)
(下位8ビットはトグル出力付きタイマ／カウンタとして使用可能)
- ④モード3：8ビットプリスケーラ付き16ビットプログラマブルタイマ(トグル出力付き)
(下位8ビットはPWMとして使用可能)

3-8-2 機能

- ①モード0：8ビットプリスケーラ付き8ビットプログラマブルタイマ(トグル出力付き)+8ビットプリスケーラ付き8ビットプログラマブルタイマ／カウンタ(トグル出力付き)

- ・サイクルクロックを2分周した信号をクロックとして、2つの独立した8ビットのプログラマブルタイマ(T1L, T1H)が動作します。
- ・T1Lはサイクルクロックを2分周した信号または、外部イベントをカウントする8ビットのプログラマブルタイマ／カウンタとして動作し、T1Hはサイクルクロックを2分周した信号をカウントする8ビットのプログラマブルタイマとして動作します。
- ・T1PWML, T1PWMPHは、それぞれT1L, T1Hの周期毎にトグルする信号を発生します。(注1)

$$\text{T1Lの周期} = (\text{T1LR} + 1) \times (\text{T1LPRC 設定カウント数}) \times 2\text{Tcyc} \text{ または } (\text{T1LR} + 1) \times (\text{T1LPRC 設定カウント数}) \text{ 回のイベント検出}$$

$$\text{T1PWMLの周期} = \text{T1Lの周期} \times 2$$

$$\text{T1Hの周期} = (\text{T1HR} + 1) \times (\text{T1HPRC 設定カウント数}) \times 2\text{Tcyc}$$

$$\text{T1PWMPHの周期} = \text{T1Hの周期} \times 2$$

- ②モード1：8ビットプリスケーラ付き8ビットPWM×2ch

- ・サイクルクロックをクロックとして、2つの独立した8ビットPWM(T1PWML, T1PWMPH)が動作します。

$$\text{T1PWMLの周期} = 256 \times (\text{T1LPRC 設定カウント数}) \times \text{Tcyc}$$

$$\text{T1PWMLのLOWの期間} = (\text{T1LR} + 1) \times (\text{T1LPRC 設定カウント数}) \times \text{Tcyc}$$

$$\text{T1PWMPHの周期} = 256 \times (\text{T1HPRC 設定カウント数}) \times \text{Tcyc}$$

$$\text{T1PWMPHのLOWの期間} = (\text{T1HR} + 1) \times (\text{T1HPRC 設定カウント数}) \times \text{Tcyc}$$

- ③モード2：8ビットプリスケーラ付き16ビットプログラマブルタイマ／カウンタ(トグル出力付き)
(下位8ビットはトグル出力付きタイマ／カウンタとして使用可能)

- ・サイクルクロックを2分周した信号または、外部イベントをカウントする16ビットのプログラマブルタイマ／カウンタとして動作します。また、下位8ビットタイマ(T1L)の割り込みはT1Lの周期で発生可能なので、下位8ビットを基準タイマとして使用できます。

- ・T1PWML, T1PWMPHは、それぞれT1L, T1Hの周期毎にトグルする信号を発生します。(注1)

T1

$$\begin{aligned} T1L \text{の周期} &= (T1LR + 1) \times (T1LPRC \text{設定カウント数}) \times 2Tcyc \text{ または} \\ &\quad (T1LR + 1) \times (T1LPRC \text{設定カウント数}) \text{回のイベント検出} \\ T1PWML \text{の周期} &= T1L \text{の周期} \times 2 \\ T1 \text{の周期} &= (T1HR + 1) \times (T1HPRC \text{設定カウント数}) \times T1L \text{の周期} \\ T1PWMH \text{の周期} &= T1 \text{の周期} \times 2 \end{aligned}$$

④モード3：8ビットプリスケーラ付き16ビットプログラマブルタイマ(トグル出力付き)
(下位8ビットはPWMとして使用可能)

- サイクルクロックをクロックとして、16ビットプログラマブルタイマが動作します。
- 下位8ビットは周期 $256Tcyc$ のPWM(T1PWML)として動作します。
- T1PWMHはT1の周期毎にトグルする信号を発生します。(注1)

$$T1PWML \text{の周期} = 256 \times (T1LPRC \text{設定カウント数}) \times Tcyc$$

$$T1PWML \text{のLOWの期間} = (T1LR + 1) \times (T1LPRC \text{設定カウント数}) \times Tcyc$$

$$T1 \text{の周期} = (T1HR + 1) \times (T1HPRC \text{設定カウント数}) \times T1PWML \text{の周期}$$

$$T1PWMH \text{の周期} = T1 \text{の周期} \times 2$$

⑤割り込みの発生

割り込み要求許可ビットがセットされている場合、T1LまたはT1Hのカウンタ周期で、T1LまたはT1H割り込み要求を発生します。

⑥タイマ1(T1)を制御するには、次に示す特殊機能レジスタを操作する必要があります。

- T1CNT, T1PRR, T1L, T1H, T1LR, T1HR
- P1, P1DDR, P1FCR
- P2, P2DDR, I45CR, I45SL

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE18	0000 0000	R/W	T1CNT	T1HRUN	T1LRUN	T1LONG	T1PWM	T1HCMP	T1HIE	T1LCMP	T1LIE
FE19	0000 0000	R/W	T1PRR	T1HPRE	T1HPRC2	T1HPRC1	T1HPRC0	T1LPRE	T1PRC2	T1LPRC1	T1LPRC0
FE1A	0000 0000	R	T1L	T1L7	T1L6	T1L5	T1L4	T1L3	T1L2	T1L1	T1L0
FE1B	0000 0000	R	T1H	T1H7	T1H6	T1H5	T1H4	T1H3	T1H2	T1H1	T1H0
FE1C	0000 0000	R/W	T1LR	T1LR7	T1LR6	T1LR5	T1LR4	T1LR3	T1LR2	T1LR1	T1LR0
FE1D	0000 0000	R/W	T1HR	T1HR7	T1HR6	T1HR5	T1HR4	T1HR3	T1HR2	T1HR1	T1HR0

(注1) T1L動作停止時、T1PWML出力はHIGH固定となり、T1L動作時、T1LR = FFHの時、T1PWML出力はLOW固定となります。また、T1H動作停止時、T1PWMH出力はHIGH固定となり、T1H動作時、T1HR = FFHの時、T1PWMH出力はLOW固定となります。

3-8-3 回路構成

3-8-3-1 タイマ1制御レジスタ(T1CNT) (8ビットレジスタ)

①T1L, T1Hの動作, 割り込みの制御を行います。

3-8-3-2 タイマ1プリスケーラ制御レジスタ(T1PRR) (8ビットレジスタ)

①T1L, T1Hのクロックを設定します。

3-8-3-3 タイマ1下位プリスケーラ (8ビットカウンタ)

①動作開始／停止 : T1LRUN (タイマ1制御レジスタのビット6) の0／1により、停止／動作が制御されます。

②カウントクロック: モードにより異なります。

モード	T1LONG	T1PWM	T1Lプリスケーラのカウントクロック
0	0	0	2Tcyc/イベント(注2)
1	0	1	1Tcyc(注3)
2	1	0	2Tcyc/イベント(注2)
3	1	1	1Tcyc(注3)

(注2) 外部割込み4, 5端子選択レジスタ(I45SL)で、タイマ1のカウントクロック入力としてINT4またはINT5が指定されると、T1Lはイベントカウンタとなり、タイマ1のカウントクロック入力としてINT4とINT5の両方とも指定されないとT1Lは2Tcycをカウントクロックとするタイマとなります。

(注3) T1PWM = 1の時、INT4またはINT5でタイマ1のカウントクロック入力を指定すると、正常に動作しませんので、T1PWM = 1の時は、INT4とINT5ではタイマ1のカウント入力を指定しないでください。

③プリスケーラカウント数 : T1PRCの値でカウント数が設定されます。

設定カウント毎にT1Lのカウントクロックを出力します。

T1LPRE	T1LPRC2	T1LPRC1	T1LPRC0	T1Lプリスケーラのカウント数
0	—	—	—	1
1	0	0	0	2
1	0	0	1	4
1	0	1	0	8
1	0	1	1	16
1	1	0	0	32
1	1	0	1	64
1	1	1	0	128
1	1	1	1	256

④リセット: 動作停止時、またはT1Lのリセット発生時。

T1

3-8-3-4 タイマ1上位プリスケーラ (8ビットカウンタ)

①動作開始／停止：T1HRUN(タイマ1制御レジスタのビット7)の0／1により、停止／動作が制御されます。

②カウントクロック：モードにより異なります。

モード	T1LONG	T1PWM	T1Hプリスケーラのカウントクロック
0	0	0	2Tcyc
1	0	1	1Tcyc
2	1	0	T1Lの一致信号
3	1	1	256×(T1LPRC設定カウント数)×Tcyc

③プリスケーラカウント数：T1LPRCの値でカウント数が設定されます。

設定カウント毎にT1Hのカウントクロックを出力します。

T1HPRE	T1LPRC2	T1LPRC1	T1LPRC0	T1Hプリスケーラのカウント数
0	—	—	—	1
1	0	0	0	2
1	0	0	1	4
1	0	1	0	8
1	0	1	1	16
1	1	0	0	32
1	1	0	1	64
1	1	1	0	128
1	1	1	1	256

④リセット：動作停止時、またはT1Hのリセット発生時。

3-8-3-5 タイマ1下位(T1L) (8ビットカウンタ)

①動作開始／停止：T1LRUN(タイマ1制御レジスタのビット6)の0／1により、停止／動作が制御されます。

②カウントクロック：T1Lプリスケーラの出力クロック

③一致信号：カウント値が一致バッファレジスタの値と一致すると一致信号を発生します。

④リセット：動作停止時、またはモード0、2の時の一致信号の発生時。

3-8-3-6 タイマ1上位(T1H) (8ビットカウンタ)

①動作開始／停止：T1HRUN(タイマ1制御レジスタのビット7)の0／1により、停止／動作が制御されます。

②カウントクロック：T1Hプリスケーラの出力クロック

③一致信号：カウント値が一致バッファレジスタの値と一致すると一致信号を発生します。

④リセット：動作停止時、またはモード0、2、3の時の一致信号の発生時。

3-8-3-7 タイマ1一致データレジスタ下位 (T1LR) (一致バッファレジスタ付き8ビットレジスタ)

- ① T1L用の一致データ格納用レジスタです。他に、8ビットの一致バッファレジスタを持ち、この一致バッファレジスタとタイマ1下位 (T1L) の値が一致した時、一致信号が発生します。
- ② 一致バッファレジスタの更新は以下のように行われます。
非動作時 (T1LRUN=0) には、T1LRと一致バッファレジスタは同値となります。
動作時 (T1LRUN=1) には、T1Lの値が0になる時、一致バッファレジスタはT1LRの内容をロードします。

3-8-3-8 タイマ1一致データレジスタ上位 (T1HR) (一致バッファレジスタ付き8ビットレジスタ)

- ① T1H用の一致データ格納用レジスタです。他に、8ビットの一致バッファレジスタを持ち、この一致バッファレジスタとタイマ1上位 (T1H) の値が一致した時、一致信号が発生します。
- ② 一致バッファレジスタの更新は以下のように行われます。
非動作時 (T1HRUN=0) には、T1HRと一致バッファレジスタは同値となります。
動作時 (T1HRUN=1) には、T1Hの値が0になる時、一致バッファレジスタはT1HRの内容をロードします。

3-8-3-9 タイマ1下位出力 (T1PWML)

- ① T1L動作停止時、T1PWML出力はHIGH固定となり、T1L動作時、T1LR=FFHの時、T1PWML出力はLOW固定となります。
- ② T1PWM (タイマ1制御レジスタのビット4) が0の時、T1Lの一致信号で変化するトグル出力。
- ③ T1PWM (タイマ1制御レジスタのビット4) が1の時、T1Lのオーバーフローでクリアされ、一致信号でセットされるPWM出力。

3-8-3-10 タイマ1上位出力 (T1PWMH)

- ① T1H動作停止時、T1PWMH出力はHIGH固定となり、T1H動作時、T1HR=FFHの時、T1PWMH出力はLOW固定となります。
- ② T1PWM=0またはT1LONG=1の時、T1Hの一致信号で変化するトグル出力
- ③ T1PWM=1かつT1LONG=0の時、T1Hのオーバーフローでクリアされ、一致信号でセットされるPWM出力。

T1




図 3-8-1 モード0 ($T1LONG = 0$, $T1PWM = 0$) ブロック図






図 3-8-2 モード1 ($T1LONG = 0$, $T1PWM = 1$) ブロック図

図 3-8-3 モード2($T1LONG = 1, T1PWM = 0$) ブロック図図 3-8-4 モード3($T1LONG = 1, T1PWM = 1$) ブロック図

3-8-4 関連レジスタ

3-8-4-1 タイマ1制御レジスタ(T1CNT)

① T1L, T1Hの動作、割り込みの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE18	0000 0000	R/W	T1CNT	T1HRUN	T1LRUN	T1LONG	T1PWM	T1HCM	T1HIE	T1LCMP	T1LIE

T1HRUN(ビット7) : T1Hカウント制御

このビットが0の時タイマ1上位(T1H)は、カウント値0で停止し、T1Hの一致バッファレジスタ値はT1HRの値と同じです。

このビットが1の時タイマ1上位(T1H)は、所定のカウント動作を行います。

T1LRUN(ビット6) : T1Lカウント制御

このビットが0の時タイマ1下位(T1L)は、カウント値0で停止し、T1Lの一致バッファレジスタ値はT1LRの値と同じです。

このビットが1の時タイマ1下位(T1L)は、所定のカウント動作を行います。

T1LONG(ビット5) : タイマ1ビット長選択

このビットが0の時タイマ1は上位と下位の独立した8ビットのタイマとなります。

このビットが1の時タイマ1上位(T1H)はタイマ1下位(T1L)の周期でカウントアップしますので、タイマ1は16ビットのタイマとなります。

また、このビットの値にかかわらず、T1H, T1Lそれぞれのカウンタ値と一致バッファレジスタの内容が一致した時に、T1H, T1Lで独立に一致信号が発生します。

T1PWM(ビット4) : T1出力モード選択

このビットとT1LONG(ビット5)でT1出力(T1PWMH, T1PWML)を表3-8-1のように設定します。

表3-8-1 タイマ1出力(T1PWMH, T1PWML)

モード	T1LONG	T1PWM	T1PWMH	T1PWML
0	0	0	トグル出力 周期: $\{(T1HR+1) \times (T1HPRC \text{ 設定カウント数}) \times 2Tcyc\} \times 2$ または 周期: $\{(T1LR+1) \times (T1LPRC \text{ 設定カウント数}) \times 2Tcyc\} \times 2$	トグル出力 周期: $\{(T1LR+1) \times (T1LPRC \text{ 設定カウント数}) \times 2Tcyc\} \times 2$ または 周期: $\{(T1LR+1) \times (T1LPRC \text{ 設定カウント数}) \times \text{イベント}\} \times 2$
1	0	1	PWM出力 周期: $256 \times (T1HPRC \text{ 設定カウント数}) \times Tcyc$	PWM出力 周期: $256 \times (T1LPRC \text{ 設定カウント数}) \times Tcyc$
2	1	0	トグル出力 周期: $\{(T1HR+1) \times (T1HPRC \text{ 設定カウント数}) \times (T1LR+1) \times (T1LPRC \text{ 設定カウント数}) \times 2Tcyc\} \times 2$ または 周期: $\{(T1HR+1) \times (T1HPRC \text{ 設定カウント数}) \times (T1LR+1) \times (T1LPRC \text{ 設定カウント数}) \times \text{イベント}\} \times 2$	トグル出力 周期: $\{(T1LR+1) \times (T1LPRC \text{ 設定カウント数}) \times 2Tcyc\} \times 2$ または 周期: $\{(T1LR+1) \times (T1LPRC \text{ 設定カウント数}) \times \text{イベント}\} \times 2$
3	1	1	トグル出力 周期: $\{(T1HR+1) \times (T1HPRC \text{ 設定カウント数}) \times 256 \times (T1LPRC \text{ 設定カウント数}) \times Tcyc\} \times 2$	PWM出力 周期: $256 \times (T1LPRC \text{ 設定カウント数}) \times Tcyc$

T1HCM(ビット3) : T1H一致フラグ

T1Hが動作している(T1HRUN=1)場合、T1Hが0に変化する時にセットされます。

このフラグは、命令でクリアしてください。

T1HIE(ビット2) : T1H割り込み要求発生許可制御

このビットとT1H CMPがともに1の時、ベクタアドレス002BHへの割り込み要求が発生します。

T1LCMP(ビット1) : T1L一致フラグ

T1Lが動作している(T1LRUN=1)場合、T1Lが0に変化する時にセットされます。

このフラグは、命令でクリアしてください。

T1LIE(ビット0) : T1L割り込み要求発生許可制御

このビットとT1LCMPがともに1の時、ベクタアドレス002BHへの割り込み要求が発生します。

注意 :

- ・T1H CMP, T1LCMPは命令で0にしてください。

3-8-4-2 タイマ1プリスケーラ制御レジスタ(T1PRR)

①タイマ1プリスケーラのカウント数を設定します。

②タイマ動作途中でレジスタ設定値を変更した場合、そのプリスケーラカウント数がプリスケーラ動作に反映されるのは、タイマ(T1L, T1H)の一致バッファレジスタの更新と同一タイミングになります。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE19	0000 0000	R/W	T1PRR	T1HPRE	T1HPRC2	T1HPRC1	T1HPRC0	T1LPRE	T1LPRC2	T1LPRC1	T1LPRC0

T1HPRE(ビット7) : タイマ1上位プリスケーラ制御

T1HPRC2(ビット6) : タイマ1上位プリスケーラ制御

T1HPRC1(ビット5) : タイマ1上位プリスケーラ制御

T1HPRC0(ビット4) : タイマ1上位プリスケーラ制御

T1HPRE	T1HPRC2	T1HPRC1	T1HPRC0	T1Hプリスケーラのカウント数
0	—	—	—	1
1	0	0	0	2
1	0	0	1	4
1	0	1	0	8
1	0	1	1	16
1	1	0	0	32
1	1	0	1	64
1	1	1	0	128
1	1	1	1	256

T1LPRE(ビット3) : タイマ1下位プリスケーラ制御

T1LPRC2(ビット2) : タイマ1下位プリスケーラ制御

T1LPRC1(ビット1) : タイマ1下位プリスケーラ制御

T1LPRC0(ビット0) : タイマ1下位プリスケーラ制御

T1

T1LPRE	T1LPRC2	T1LPRC1	T1LPRC0	T1Lプリスケーラのカウント数
0	—	—	—	1
1	0	0	0	2
1	0	0	1	4
1	0	1	0	8
1	0	1	1	16
1	1	0	0	32
1	1	0	1	64
1	1	1	0	128
1	1	1	1	256

3-8-4-3 タイマ1下位 (T1L)

①読み出し専用の8ビットのタイマです。T1Lプリスケーラの出力クロックでカウントアップします。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE1A	0000 0000	R	T1L	T1L7	T1L6	T1L5	T1L4	T1L3	T1L2	T1L1	T1L0

3-8-4-4 タイマ1上位 (T1H)

①読み出し専用の8ビットのタイマです。T1Hプリスケーラの出力クロックでカウントアップします。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE1B	0000 0000	R	T1H	T1H7	T1H6	T1H5	T1H4	T1H3	T1H2	T1H1	T1H0

3-8-4-5 タイマ1一致データレジスタ下位 (T1LR)

①T1L用の一致データ格納用レジスタです。他に、8ビットの一致バッファレジスタを持ち、この一致バッファレジスタとタイマ1下位の値が一致した時、一致信号が発生します。

②一致バッファレジスタの更新は以下のように行われます。

非動作時 (T1LRUN=0) には、T1LRと一致バッファレジスタは同値となります。

動作時 (T1LRUN=1) には、T1Lの値が0になる時、一致バッファレジスタはT1LRの内容をロードします。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE1C	0000 0000	R/W	T1LR	T1LR7	T1LR6	T1LR5	T1LR4	T1LR3	T1LR2	T1LR1	T1LR0

3-8-4-6 タイマ1一致データレジスタ上位 (T1HR)

①T1H用の一致データ格納用レジスタです。他に、8ビットの一致バッファレジスタを持ち、この一致バッファレジスタとタイマ1上位の値が一致した時、一致信号が発生します。

②一致バッファレジスタの更新は以下のように行われます。

非動作時 (T1HRUN=0) には、T1HRと一致バッファレジスタは同値となります。

動作時 (T1HRUN=1) には、T1Hの値が0になる時、一致バッファレジスタはT1HRの内容をロードします。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE1D	0000 0000	R/W	T1HR	T1HR7	T1HR6	T1HR5	T1HR4	T1HR3	T1HR2	T1HR1	T1HR0




図 3-8-5 モード0, 2の動作波形例




図 3-8-6 モード1の動作波形例




図 3-8-7 モード3の動作波形例

3-9 タイマ6, 7(T6, T7)

3-9-1 概要

本シリーズが内蔵しているタイマ6(T6), タイマ7(T7)は、それぞれ独立に制御される2本の6ビットプリスケーラ付8ビットタイマです。

3-9-2 機能

①タイマ6(T6)

タイマ6は、4Tcyc, 16Tcyc, 64Tcycのどれかをクロックとする8ビットのタイマです。
また、タイマ6周期のトグル波形をP06端子に出力できます。

$$T_6\text{の周期} = (T_6R + 1) \times 4^n T_{cyc} \quad (n=1, 2, 3)$$

Tcyc = サイクルクロックの周期

②タイマ7(T7)

タイマ7は、4Tcyc, 16Tcyc, 64Tcycのどれかをクロックとする8ビットのタイマです。
また、タイマ7周期のトグル波形をP07端子に出力できます。

$$T_7\text{の周期} = (T_7R + 1) \times 4^n T_{cyc} \quad (n=1, 2, 3)$$

Tcyc = サイクルクロックの周期

③割り込みの発生

タイマ6またはタイマ7の周期でオーバーフローフラグがセットされ、対応する割り込み要求許可ビットがセットされている場合、ベクタアドレス0043Hへの割り込み要求を発生します。

④タイマ6(T6), タイマ7(T7)を制御するには、次に示す特殊機能レジスタを操作する必要があります。

- T67CNT, T6R, T7R, P0FCR

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE78	0000 0000	R/W	T67CNT	T7C1	T7C0	T6C1	T6C0	T7OV	T7IE	T6OV	T6IE
FE7A	0000 0000	R/W	T6R	T6R7	T6R6	T6R5	T6R4	T6R3	T6R2	T6R1	T6R0
FE7B	0000 0000	R/W	T7R	T7R7	T7R6	T7R5	T7R4	T7R3	T7R2	T7R1	T7R0
FE42	00HH 0000	R/W	P0FCR	T7OE	T6OE	-	-	CLKOEN	CKODV2	CKODV1	CKODV0

3-9-3 回路構成

3-9-3-1 タイマ6, 7制御レジスタ(T67CNT) (8ビットレジスタ)

- ①T6, T7の動作、割り込みの制御を行います。

3-9-3-2 タイマ6カウンタ(T6CTR) (8ビットカウンタ)

- ①タイマ6プリスケーラ(T6PR)からのクロックをカウントし、タイマ6周期設定レジスタ(T6R)の値に達した次のクロックで、タイマ6カウンタ(T6CTR)の値は0になり、割り込みフラグ(T6OV)がセットされます。

T6, T7

- ②T6C0, T6C1(T67CNT:FE78のビット4, 5)の値がともに0の時、タイマ6カウンタはカウント値0で停止します。これ以外の場合はタイマ6の動作を続けます。
- ③タイマ6動作中に、T6Rに対してデータ書き込みを行うと、タイマ6のプリスケーラとカウンタは一度クリアされてから再びカウントを開始します。

3-9-3-3 タイマ6プリスケーラ(T6PR) (6ビットカウンタ)

- ①T6C0, T6C1(T67CNT:FE78のビット4, 5)の値でタイマ6のクロックを設定します。

表 3-9-1 タイマ6のカウントクロック

T6C1	T6C0	T6のカウントクロック
0	0	タイマ6のプリスケーラとタイマカウンタはリセット状態
0	1	4Tcyc
1	0	16Tcyc
1	1	64Tcyc

3-9-3-4 タイマ6周期設定レジスタ(T6R) (8ビットレジスタ)

- ①タイマ6の周期設定用レジスタです。
- ②タイマ6動作中にT6Rに対してデータ書き込みを行うと、タイマ6のプリスケーラとカウンタは一度クリアされてから再びカウントを開始します。

3-9-3-5 タイマ7カウンタ(T7CTR) (8ビットカウンタ)

- ①タイマ7プリスケーラ(T7PR)からのクロックをカウントし、タイマ7周期設定レジスタ(T7R)の値に達した次のクロックで、タイマ7カウンタ(T7CTR)の値は0になり、割り込みフラグ(T7OV)がセットされます。
- ②T7C0, T7C1(T67CNT:FE78のビット6, 7)の値がともに0の時、タイマ7カウンタはカウント値0で停止します。これ以外の場合はタイマ7の動作を続けます。
- ③タイマ7動作中に、T7Rに対してデータ書き込みを行うと、タイマ7のプリスケーラとカウンタは一度クリアされてから再びカウントを開始します。

3-9-3-6 タイマ7プリスケーラ(T7PR) (6ビットカウンタ)

- ①T7C0, T7C1(T67CNT:FE78のビット6, 7)の値でタイマ7のクロックを設定します。

表 3-9-2 タイマ7のカウントクロック

T7C1	T7C0	T7のカウントクロック
0	0	タイマ7のプリスケーラとタイマカウンタはリセット状態
0	1	4Tcyc
1	0	16Tcyc
1	1	64Tcyc

3-9-3-7 タイマ7周期設定レジスタ(T7R) (8ビットレジスタ)

- ①タイマ7の周期設定用レジスタです。
- ②タイマ7動作中にT7Rに対してデータ書き込みを行うと、タイマ7のプリスケーラとカウンタは一度クリアされてから再びカウントを開始します。




図 3-9-1 タイマ6, 7動作ブロック図

T6, T7

3-9-4 関連レジスタ

3-9-4-1 タイマ6, 7制御レジスタ(T67CNT)

①T6, T7の動作, 割り込みの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE78	0000 0000	R/W	T67CNT	T7C1	T7C0	T6C1	T6C0	T7OV	T7IE	T6OV	T6IE

T7C1(ビット7) : T7カウントクロック制御

T7C0(ビット6) : T7カウントクロック制御

T7C1	T7C0	T7のカウントクロック
0	0	タイマ7のプリスケーラとタイマカウンタはリセット状態で停止
0	1	4Tcyc
1	0	16Tcyc
1	1	64Tcyc

T6C1(ビット5) : T6カウントクロック制御

T6C0(ビット4) : T6カウントクロック制御

T6C1	T6C0	T6のカウントクロック
0	0	タイマ6のプリスケーラとタイマカウンタはリセット状態で停止
0	1	4Tcyc
1	0	16Tcyc
1	1	64Tcyc

T7OV(ビット3) : T7オーバーフローフラグ

タイマ7が動作している時、タイマ7の周期毎にセットされます。

このフラグは命令でクリアしてください。

T7IE(ビット2) : T7割り込み要求発生許可制御

このビットとT7OVがともに1の時、ベクタアドレス0043Hへの割り込み要求が発生します。

T6OV(ビット1) : T6オーバーフローフラグ

タイマ6が動作している時、タイマ6の周期毎にセットされます。

このフラグは命令でクリアしてください。

T6IE(ビット0) : T6割り込み要求発生許可制御

このビットとT6OVがともに1の時、ベクタアドレス0043Hへの割り込み要求が発生します。

3-9-4-2 タイマ6周期設定レジスタ(T6R)

①タイマ6の周期設定を行う8ビットのレジスタです。

$$\text{タイマ6の周期} = (\text{T6R設定値} + 1) \times \text{タイマ6プリスケーラ設定値}$$

(4, 16 or 64Tcyc)

②タイマ6動作中にT6Rに対してデータ書き込みを行うと、タイマ6のプリスケーラとカウンタは一度クリアされてから再びカウントを開始します。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE7A	0000 0000	R/W	T6R	T6R7	T6R6	T6R5	T6R4	T6R3	T6R2	T6R1	T6R0

3-9-4-3 タイマ7周期設定レジスタ(T7R)

①タイマ7の周期設定を行う8ビットのレジスタです。

$$\text{タイマ7の周期} = (\text{T7R設定値} + 1) \times \text{タイマ7プリスケーラ設定値}$$

$$(4, 16 \text{ or } 64 \text{ Tcyc})$$

②タイマ7動作中にT7Rに対してデータ書き込みを行うと、タイマ7のプリスケーラとカウントは一度クリアされてから再びカウントを開始します。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE7B	0000 0000	R/W	T7R	T7R7	T7R6	T7R5	T7R4	T7R3	T7R2	T7R1	T7R0

3-9-4-4 ポート0機能制御レジスタ(P0FCR)

①ポート0の兼用出力の制御を行う6ビットのレジスタです。タイマ6, タイマ7のトグル出力の制御を行います。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE42	00HH 0000	R/W	P0FCR	T7OE	T6OE	-	-	CLKOEN	CKODV2	CKODV1	CKODV0

T7OE(ビット7) :

P07端子のタイマ7トグル出力の制御を行う場合に操作します。

P07が入力モードの時、このビットは無効です。

P07が出力モードの時、“0”:ポートデータラッチの値を出力します。

“1”:タイマ7周期でトグルする波形とポートデータラッチのORを出力します。

T6OE(ビット6) :

P06端子のタイマ6トグル出力の制御を行う場合に操作します。

P06が入力モードの時、このビットは無効です。

P06が出力モードの時、“0”:ポートデータラッチの値を出力します。

“1”:タイマ6周期でトグルする波形とポートデータラッチのORを出力します。

(ビット5, 4):存在しません。読むと“1”が読れます。

CLKOEN (ビット3) :

CKODV2 (ビット2) :

CKODV1 (ビット1) :

CKODV0 (ビット0) :

上記4ビットはタイマ6, タイマ7の制御には関係しません。

説明はポート0の章を参照してください。

3-10 ベースタイマ(BT)

3-10-1 概要

本シリーズが内蔵しているベースタイマ(BT)は、次に示す5つの機能を持った14ビットのバイナリアップカウンタです。

- ①時計用タイマ
- ②14ビットのバイナリアップカウンタ
- ③早送りモード(6ビットベースタイマ使用時)
- ④ブザー出力機能
- ⑤X'talホールドモード解除機能

3-10-2 機能

①時計用タイマ

ベースタイマのカウントクロックに32.768kHzのサブクロックを使用した場合に、0.5秒間隔の計時ができます。ベースタイマのカウントクロックとして、「サイクルクロック」、「タイマ／カウンタ0のプリスケーラ出力」、「サブクロック」の3種類のうちの一つを入力信号選択レジスタ(ISL)で指定します。

②14ビットのバイナリアップカウンタ

8ビットのバイナリアップカウンタと6ビットのバイナリアップカウンタを用いることによって、14ビットのバイナリアップカウンタとして使用できます。これらのカウンタはプログラムでクリアできます。

③早送りモード(6ビットベースタイマ使用時)

ベースタイマを6ビットで使用すると、カウントクロックに32.768kHzのサブクロックを使用した場合に、約2ms間隔の計時ができます。ビット長の切り替えは、ベースタイマ制御レジスタ(BTCR)で指定します。

④ブザー出力機能

ベースタイマのカウントクロックに32.768kHzのサブクロックを使用した場合に、2kHzのブザー信号を出力できます。ブザー信号出力制御は、入力信号選択レジスタ(ISL)で指定します。尚、ブザー出力は、P17端子から出力可能です。

⑤割り込みの発生

割り込み要求許可ビットがセットされている場合、ベースタイマからの割り込み要求が発生すると、ベクタアドレス001BHへの割り込み要求が発生されます。ベースタイマからの割り込み要求には、「ベースタイマ割り込み0」と「ベースタイマ割り込み1」の2種類があります。

⑥X'talホールドモード時の動作とX'talホールドモードの解除機能

パワー制御レジスタ(PCON)のビット2をセットすることにより、X'talホールドモード時のベースタイマの動作が可能になります。また、このX'talホールドモードの解除をベースタイマの割り込みで行うことができます。

この機能により、低消費電流間欠動作が実現できます。

⑦ベースタイマを制御するには、次に示す特殊機能レジスタを操作する必要があります。

- BTCSR, ISL, P1, P1DDR, P1FCR

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE7F	0000 0000	R/W	BTCSR	BTFS1	BTON	BTC11	BTC10	BTIF1	BTIE1	BTIF0	BTIE0
FE5F	0000 0000	R/W	ISL	ST0HCP	ST0LCP	BTIMC1	BTIMC0	BUZON	NFSEL	NFON	STOIN

3-10-3 回路構成

3-10-3-1 8ビットバイナリアップカウンタ

①入力信号選択レジスタ(ISL)で選択された信号を入力とするアップカウンタです。
2kHzのブザー出力信号やベースタイマ割り込み1フラグのセット信号などを発生します。
このオーバーフローが6ビットバイナリカウンタのクロックとなります。

3-10-3-2 6ビットバイナリアップカウンタ

①入力信号選択レジスタ(ISL)で選択された信号または8ビットカウンタのオーバーフローを入力とする6ビットアップカウンタで、ベースタイマ割り込み0, 1のセット信号を発生します。入力クロックの切り替えは、ベースタイマ制御レジスタ(BTCSR)で行います。

3-10-3-3 ベースタイマ入力クロック源

①ベースタイマの入力クロックは、「サイクルクロック」と「タイマ／カウンタ0のプリスケーラ」、「サブクロック」の3種類から入力信号選択レジスタ(ISL)で選択します。




図 3-10-1 ベースタイマブロック図

3-10-4 関連レジスタ

3-10-4-1 ベースタイマ制御レジスタ(BTCR)

①ベースタイマの動作の制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE7F	0000 0000	R/W	BTCR	BTFS	BTON	BTC11	BTC10	BTIF1	BTIE1	BTIF0	BTIE0

BTFS (ビット7) : ベースタイマ割り込み0周期制御

ベースタイマ割り込み0要因発生の周期を選択します。

このビットが1の時、6ビットカウンタのオーバーフローで、ベースタイマ割り込み0フラグをセットします。またオーバーフローの発生間隔は64tBSTとなります。

このビットが0の時、14ビットカウンタのオーバーフローで、ベースタイマ割り込み0フラグをセットします。またオーバーフローの発生間隔は16384tBSTになります。

早送りモードを使用する場合は1を設定します。

t_{BST} : 入力信号選択レジスタ(ISL)のビット5, 4の設定で選択された
ベースタイマの入力クロック周期

BTON (ビット6) : ベースタイマ動作制御

このビットが0の時ベースタイマは、カウント値0で停止します。

このビットが1の時ベースタイマは、動作を行います。

BTC11 (ビット5) : ベースタイマ割り込み1周期制御

BTC10 (ビット4) : ベースタイマ割り込み1周期制御

BTFS	BTC11	BTC10	ベースタイマ割り込み0周期	ベースタイマ割り込み1周期
0	0	0	16384tBST	32tBST
1	0	0	64tBST	32tBST
0	0	1	16384tBST	128tBST
1	0	1	64tBST	128tBST
0	1	0	16384tBST	512tBST
0	1	1	16384tBST	2048tBST
1	1	0	64tBST	2tBST
1	1	1	64tBST	8tBST

BTIF1 (ビット3) : ベースタイマ割り込み1フラグ

BTFS, BTC11, BTC10で設定されたベースタイマ割り込み1の周期毎にセットされます。

このフラグは、命令でクリアしてください。

BTIE1 (ビット2) : ベースタイマ割り込み1要求発生許可制御

このビットとBTIF1がともに1の時、「X'talホールドモード解除信号」と「ベクタアドレス001BHへの割り込み要求」が発生します。

BTIF0 (ビット1) : ベースタイマ割り込み0フラグ

BTFS, BTC11, BTC10で設定されたベースタイマ割り込み0の周期毎にセットされます。

このフラグは、命令でクリアしてください。

BTIE0(ビット0) : ベースタイマ割り込み0要求発生許可制御

このビットとBTIFOがともに1の時、「X’talホールドモード解除信号」と「ベクタアドレス001BHへの割り込み要求」が発生します。

注意 :

- ・ベースタイマ割り込み周期毎にフラグ(BTIF1, BTIFO)がセットされる条件として、サイクルクロックの周期(T_{cyc})とベースタイマ割り込み周期の関係が下記を満たすよう設定してください。

サイクルクロックの周期 (T_{cyc}) < ベースタイマ割り込み周期 ÷ 2

但し、実際にはプログラム処理(割り込み処理ルーチンなど)が介在しますので、その時間も考慮して、最適な割り込み周期を設定してください。

- ・ベースタイマ動作時、BTC11, BTC10を書き換える場合に、BTIF1が“1”になることがありますので注意してください。
- ・ベースタイマのクロックソースに水晶発振(サブクロック)が選択されている場合、ホールドモード解除時の発振安定時間がとれないので、ベースタイマにカウントミスが発生します。この場合、ホールドモード突入前にベースタイマを停止することをお奨めします。(スタンバイモード時の発振回路の状態は「4-2 システムクロック発生機能」を参照ください)
- ・ベースタイマ動作中にベースタイマクロックを変更する(ISLのビット5, 4の値を変更)とベースタイマにカウントミスが発生しますので、ベースタイマの動作を停止してから変更してください。

3-10-4-2 入力信号選択レジスタ(ISL)

①タイマ0の入力、ノイズフィルタの時定数、ブザー出力／タイマ1PWMH出力選択、ベースタイマのクロックの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5F	0000 0000	R/W	ISL	ST0HCP	ST0LCP	BTIMC1	BTIMC0	BUZON	NFSEL	NFON	STOIN

ST0HCP(ビット7) : タイマ0Hキャプチャ信号入力ポート選択

ST0LCP(ビット6) : タイマ0Lキャプチャ信号入力ポート選択

上記2ビットは、ベースタイマの制御には関係ありません。

BTIMC1(ビット5) : ベースタイマクロック選択

BTIMC0(ビット4) : ベースタイマクロック選択

BTIMC1	BTIMC0	ベースタイマの入力クロック
0	0	サブクロック
0	1	サイクルクロック
1	0	サブクロック
1	1	タイマ／カウンタ0のプリスケーラ出力

BUZON(ビット3) : ブザー出力／タイマ1PWMH出力選択

P17FCR(P1FCRのビット7) = “1”的際に、ポートP17へ転送するデータ(ブザー出力／タイマ1PWMH)の選択を行います。

“1”的設定時、タイマ1PWMHの出力はHIGH固定となり、ポートP17にはベースタイマクロックを16分周した信号(fBST/16)をブザー出力として転送します。

“0”的設定時、ブザー出力はHIGH固定となり、ポートP17にはタイマ1PWMHの出力データを転送します。

f_{BST} : 入力信号選択レジスタ(ISL)のビット5, 4の設定で選択された
ベースタイマの入力クロック周波数

BT

NFSEL(ビット2) : ノイズ除去フィルタ時定数選択

NFON(ビット1) : ノイズ除去フィルタ時定数選択

ST0IN(ビット0) : タイマ0カウントクロック入力ポート選択

上記3ビットは、ベースタイマの制御には関係ありません。

3-11 シリアルインターフェース0(SIO0)

3-11-1 概要

本シリーズが内蔵しているシリアルインターフェース0(SIO0)は、次の2つの機能を持ちます。

- ① 同期式8ビットシリアルI/O(2線式または3線式、転送クロック $\frac{4}{3} \sim \frac{512}{3}$ Tcyc)
- ② 連続データ送受信(1～256ビットのビット毎可変のデータ転送、転送クロック $\frac{4}{3} \sim \frac{512}{3}$ Tcyc)

3-11-2 機能

① 同期式8ビットシリアルI/O

- ・2線式または3線式の同期式シリアル通信を行います。内部クロックと外部クロックのどちらでも使用できます。
- ・内部クロックの周期は $\frac{(n+1)\times2}{3}$ Tcyc (n=1～255, 注:n=0は禁止)の範囲で可変です。

② 連続データ送受信

- ・1～256ビットの任意のビット毎可変のデータ送受信を行います。転送はクロック同期式であり、内部クロックと外部クロックのどちらでも使用できます。
また、バイト単位での転送途中停止・再開ができます。
- ・内部クロックの周期は $\frac{(n+1)\times2}{3}$ Tcyc (n=1～255, 注:n=0は禁止)の範囲で可変です。
- ・1～256ビットの送信データは、RAMからデータシフトレジスタ(SBUF0)へ自動転送され、受信データは、データシフトレジスタ(SBUF0)からRAMへ自動転送されます。

③ 割り込みの発生

割り込み要求許可ビットがセットされている場合、通信の終了で割り込み要求を発生します。

④ シリアルインターフェース0(SIO0)を制御するには、次に示す特殊機能レジスタを作成する必要があります。

- ・SCONO, SBUF0, SBR0, SCTR0, SWCON0
- ・P1, P1DDR, P1FCR

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE30	0000 0000	R/W	SCONO	SI0BNK	SI0WRT	SI0RUN	SI0CTR	SI0DIR	SI0OVR	SI0END	SI0IE
FE31	0000 0000	R/W	SBUF0	SBUF07	SBUF06	SBUF05	SBUF04	SBUF03	SBUF02	SBUF01	SBUF00
FE32	0000 0000	R/W	SBR0	SBRG07	SBRG06	SBRG05	SBRG04	SBRG03	SBRG02	SBRG01	SBRG00
FE33	0000 0000	R/W	SCTR0	SCTR07	SCTR06	SCTR05	SCTR04	SCTR03	SCTR02	SCTR01	SCTR00
FE37	0000 0000	R/W	SWCON0	S0WSTP	SWCONB6	SWCONB5	S0XBYT4	S0XBYT3	S0XBYT2	S0XBYT1	S0XBYT0

3-11-3 回路構成

3-11-3-1 SIO0制御レジスタ(SCON0) (8ビットレジスタ)

① SIO0の動作、割り込みの制御を行います。

3-11-3-2 SIO0データシフトレジスタ(SBUF0) (8ビットレジスタ)

① データの出力と入力を同時に使う8ビットシフトレジスタです。

3-11-3-3 SIO0ボーレートジェネレータレジスタ(SBR0) (8ビットレジスタ)

① SIO0のシリアル転送の転送レートを設定する8ビットのレジスタです。

② $\frac{(n+1) \times 2}{3} T_{cyc}$ ($n = 1 \sim 255$, 注:n=0は禁止) 周期のクロックを発生できます。

3-11-3-4 連続データビットレジスタ(SCTR0) (8ビットレジスタ)

① 連続データ送受信時に何ビットのデータ送受信を行うかを制御するレジスタです。

3-11-3-5 連続データ転送制御レジスタ(SWCON0) (8ビットレジスタ)

① 連続データ送受信時にバイト単位での転送途中停止・再開の制御を行います。

② 連続データ送受信時に転送済みバイト数を読み出せます。




図 3-11-1 SIO0同期式 8ビットシリアルI/O (SIOCTR=0) ブロック図




図 3-11-2 SIO0 連続データ送受信モード (SIOCTR = 1) ブロック図

3-11-4 関連レジスタ

3-11-4-1 SIO0制御レジスタ(SCONO)

①SIO0の動作、割り込みの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE30	0000 0000	R/W	SCONO	SI0BNK	SI0WRT	SI0RUN	SI0CTR	SI0DIR	SI0OVR	SI0END	SI0IE

SI0BNK(ビット7) : 連続データ送受信時の転送RAMアドレス制御

このビットが1の時、RAMアドレス(00E0H～00FFH)とSBUFO間で、連続送受信データの転送が行われます。

このビットが0の時、RAMアドレス(00C0H～00DFH)とSBUFO間で、連続送受信データの転送が行われます。

SI0WRT(ビット6) : 連続データ送受信時のRAMへの書き込み制御

このビットが1の時、連続データ送受信時にデータRAMとSBUFOの内容が自動的に交換されます。

このビットが0の時、連続データ送受信時にデータRAMの内容はSBUFOに自動的に転送されますが、データRAMの内容は変化しません。

SI0RUN(ビット5) : SIO0動作フラグ

このビットが1の時、SIO0は動作中です。

このビットのセットは命令で行います。

シリアル転送の終了(最終転送クロックの立ち上がり)で、自動的にこのビットがクリアされます。

SI0CTR(ビット4) : SIO0連続データ送受信／同期式8ビット制御

このビットが1の時、SIO0は連続データ送受信モードとなります。

このビットが0の時、SIO0は同期式8ビットモードとなります。

シリアル転送の終了(最終転送クロックの立ち上がり)で、自動的にこのビットがクリアされます。

SI0DIR(ビット3) : MSB／LSB先頭選択

このビットが1の時、SIO0はMSB先頭となります。

このビットが0の時、SIO0はLSB先頭となります。

SI0OVR(ビット2) : SIO0オーバーランフラグ

SI0RUN=0の状態で、入力クロックの立ち下がりを検出するとこのビットがセットされます。

連続データ送受信時8ビット転送毎に、内部で行うSBUFOとRAMとのデータ通信の最中に、入力クロックの立ち下りを検出するとこのビットがセットされます。

通信の終了時には、このビットを読んで通信が正常に行われたかどうか判断してください。

このビットのクリアは命令で行ってください。

SI0END(ビット1) : シリアル転送終了フラグ

シリアル転送が終了(最終転送クロックの立ち上がり)で、このビットがセットされます。

このビットのクリアは命令で行ってください。

SIOIE(ビット0) : SIO0割り込み要求発生許可制御

このビットとSIOENDがともに1の時、ベクタアドレス0033Hへの割り込み要求が発生します。

3-11-4-2 SIO0データシフトレジスタ(SBUF0)

① SIO0のシリアル転送で使用する8ビットのシフトレジスタです。

② 送受信用のデータは、このシフトレジスタに対して、直接書き込みあるいは直接読み出しされます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE31	0000 0000	R/W	SBUF0	SBUF07	SBUF06	SBUF05	SBUF04	SBUF03	SBUF02	SBUF01	SBUF00

3-11-4-3 ポーレートジェネレータレジスタ(SBR0)

① SIO0のシリアル転送の転送レートを設定する8ビットのレジスタです。

② 転送レートは

$$TSBR0 = (SBR0 \text{ の設定値} + 1) \times \frac{2}{3} T_{cyc}$$

SBR0の設定値 = 1～255であり、TSBR0の設定範囲は、 $\frac{4}{3} \sim \frac{512}{3} T_{cyc}$ となります。

※ SBR0の設定値 = 00[H]は禁止です。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE32	0000 0000	R/W	SBR0	SBRG07	SBRG06	SBRG05	SBRG04	SBRG03	SBRG02	SBRG01	SBRG00

3-11-4-4 連続データビットレジスタ(SCTR0)

① SIO0を連続データ送受信モードで使用時、何ビットのシリアルデータを連続送受信するかの設定を行うレジスタです。

② 設定値は00[H]～FF[H]です。

③ 設定値を00[H]にしてスタートした場合は、データRAMがSBUF0に転送された後(SIOWRT=1の時はRAMとSBUF0の内容の交換後)、1ビットの送受信が行われます。(転送ビット数=SCTR0設定値+1)

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE33	0000 0000	R/W	SCTR0	SCTR07	SCTR06	SCTR05	SCTR04	SCTR03	SCTR02	SCTR01	SCTR00

3-11-4-5 連続データ転送制御レジスタ(SWCON0)

① SIO0を連続データ送受信モードで使用時、バイト単位での転送途中停止・再開の制御、及び転送済みバイト数を読み出せるレジスタです。

(ビット4～0はリードのみ可能)

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE37	0000 0000	R/W	SWCON0	S0WSTP	SWCONB6	SWCONB5	S0XBYT4	S0XBYT3	S0XBYT2	S0XBYT1	S0XBYT0

S0WSTP(ビット7) :

このビットを1にした時、連続転送中の1バイトデータ(転送開始から1バイト毎の分割されたデータ)を転送終了後、転送が停止します。その後、このビットを0にすると転送が再開されます。

SWCONB6, 5(ビット6, 5) :

命令でリード／ライトできますので、ご自由にお使いください。

S0XBYT4～0(ビット4～0) :

連続転送中にこれらのビットを読み出すと、転送済みバイト数が確認できます。

SIO0

3-11-4-6 連続データ送受信モード時に使用するRAM

連続データ送受信モードでは、1～256ビットのシリアルデータを連続送受信することができます、この時RAMアドレス(00C0[H]～00FF[H])の領域を使用します。

- ① SIOBNK=0の場合、RAMアドレス(00C0[H]～00DF[H])の領域を使用します。
- ② SIOBNK=1の場合、RAMアドレス(00E0[H]～00FF[H])の領域を使用します。
- ③ 連続データ送受信モード時、動作フラグ設定後アドレスの小さいRAMのデータがSBUFOに転送された後(SIOWRT=1の時はRAMとSBUFOの内容の交換後)、データ送受信がスタートし、8ビット分のデータ送受信が終了後、次のアドレスのRAMのデータがSBUFOに転送され(SIOWRT=1の時はRAMとSBUFOの内容が交換され)、データ送受信は続行されます。最後の8ビット以下の受信分のデータはSBUFOに残り、RAMとの交換は行われません。送受信データ量を8ビット以下に設定した場合、動作フラグ設定後RAMのデータがSBUFOに転送された後(SIOWRT=1の時はRAMとSBUFOの内容の交換後)、データの送受信が行われ、受信したデータはSBUFOに残り、RAMとの交換は行われません。

3-11-5 SIO0通信の具体例

3-11-5-1 同期式8ビットモード

①クロックの設定

- ・内部クロック使用の場合、SBR0の設定をする。

②モードの設定

- ・SIOCTR=0, SIODIR=? , SIOIE=1の設定をする。

③ポートの設定をする。

	P12
内部クロック	出力
外部クロック	入力

	P10	P11
データ送信のみ	出力	—
データ受信のみ	—	入力
データ送受信(3線式)	出力	入力
データ送受信(2線式)	—	Nchオープンドレイン出力

④出力データの設定

- ・データ送信または送受信の場合、SBUFOに出力データを書き込む。

⑤動作スタート

- ・SIORUNをセットする。

⑥データの読み込み(割り込み後)

- ・SBUFOを読み込む。(SBUFOには送信時でもデータ入出力ポートのシリアルデータが読み込まれています。)
- ・SIOENDをクリアする。
- ・再動作の場合④に戻る。

3-11-5-2 連続データ送受信モード

①クロックの設定

- 内部クロック使用の場合、SBR0の設定をする。

②モードの設定

- $\text{SIOBNK} = ?$, $\text{SIOWRT} = 1$, $\text{SIODIR} = ?$, $\text{SIOIE} = 1$ の設定をする。

③ポートの設定をする。

	P12
内部クロック	出力
外部クロック	入力

	P10	P11
データ送信のみ	出力	—
データ受信のみ	—	入力
データ送受信(3線式)	出力	入力
データ送受信(2線式)	—	Nchオープンドレイン出力

④連続データビットレジスタの設定

- 連続送受信データのビット数を設定する。

⑤出力データの設定

- データ送信または送受信の場合、データRAMの所定のアドレスに送受信のビット数に応じた出力データを書き込む。
- $\text{SIOBNK} = 0$ の場合、RAMアドレス($00C0[H] \sim 00DF[H]$)の領域、 $\text{SIOBNK} = 1$ の場合、RAMアドレス($00E0[H] \sim 00FF[H]$)の領域に書き込む。
- 動作フラグ設定後にRAMとSBUFOの内容が交換された後、データ送受信がスタートしますので、SBUFOへのデータ設定は必要ありません。

⑥動作スタート

- SIOCTR をセットする。
- SIORUN をセットする。

※連続データ転送途中停止

- SOWSTP をセットする。

⇒連続データ転送再開

- SOWSTP をクリアする。

※連続データ転送中の転送済みバイト数の確認

- $\text{SOXBYT4} \sim 0$ を読み込む。

⑦データの読み込み(割り込み後)

- 受信したデータは、データRAMの所定のアドレスとSBUFOに格納されています。
 $\text{SIOBNK} = 0$ の場合、RAMアドレス($00C1[H] \sim 00DF[H]$)の領域、
 $\text{SIOBNK} = 1$ の場合、RAMアドレス($00E1[H] \sim 00FF[H]$)の領域です。
- 最後の8ビット以下の受信分のデータはSBUFOに残り、RAM内にはありません。
- SIOEND をクリアする。
- 再動作の場合⑤に戻る。

SIO0

3-11-6 SIO0のHALTモード時の動作

3-11-6-1 同期式8ビットモード

- ① HALTモード時、同期式8ビットモードSIO0は動作します。
- ② HALTモードの解除をSIO0の同期式8ビットモードの割り込みで行うことができます。

3-11-6-2 連続データ送受信モード

- ① 連続データ送受信モードSIO0は、HALTモード突入後のRAMとSBUF0の内容が交換される直前で動作を中断します。HALTモード突入後でも、最初のRAMとSBUF0の内容が交換される直前までは動作します。HALTモードの解除後は、中断した動作を続行します。
- ② HALTモードにより動作を中断しますので、HALTモードの解除を連続データ送受信モードSIO0の割り込みで行うことはできません。

3-12 シリアルインターフェース1(SIO1)

3-12-1 概要

本シリーズが内蔵しているシリアルインターフェース1(SIO1)は、次の4つの機能を持ちます。

- ①モード0:同期式8ビットシリアルI/O
(2線式または3線式, 転送クロック2~512Tcyc)
- ②モード1:非同期シリアル
(半二重, データ8ビット, ストップビット1, ポーレイト8~2048Tcyc)
- ③モード2:BUS-マスタ(スタートビット, データ8ビット, 転送クロック2~512Tcyc)
- ④モード3:BUS-スレーブ(スタート検出, データ8ビット, ストップ検出)

3-12-2 機能

①モード0:同期式8ビットシリアルI/O

- ・2線式または3線式の同期式シリアル通信を行います。内部クロックと外部クロックのどちらでも使用できます。
- ・内部クロックの周期は2~512Tcycの範囲で可変です。

②モード1:非同期シリアル(UART)

- ・データ8ビット, ストップビット1ビットの半二重の非同期通信を行います。
- ・ポーレイトは8~2048Tcycの範囲で可変です。

③モード2:BUS-マスタ

- ・BUSのマスタコントローラとして使用します。
- ・スタートコンディションは自動生成しますが、ストップコンディションはポートを操作して発生してください。
- ・クロック同期を行います。転送時のバスデータを転送終了後確認できますのでモード3と合わせてマルチマスタ対応が可能です。
- ・出力クロックの周期は2~512Tcycの範囲で可変です。

④モード3:BUS-スレーブ

- ・BUSのスレーブデバイスとして使用します。
- ・スタート/ストップコンディション検出は行いますが、アドレスの一一致検出とアクノレッジの出力には、プログラムの介在が必要です。
- ・プログラムで判断をするため、第8クロックの立ち上がりで自動的にクロックラインにLOWを出力した後、割り込みをかけることができます。

⑤割り込みの発生

割り込み要求許可ビットがセットされている場合、通信の終了で割り込み要求を発生します。

⑥シリアルインターフェース1(SIO1)を制御するには、次に示す特殊機能レジスタを操作する必要があります。

- ・SCON1, SBUF1, SBR1
- ・P1, P1DDR, P1FCR

SIO1

アドレス	初期値	R/W	名前	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE34	0000 0000	R/W	SCON1	-	SI1M1	SI1M0	SI1RUN	SI1REC	SI1DIR	SI1OVR	SI1END	SI1IE
FE35	00000 0000	R/W	SBUF1	SBUF18	SBUF17	SBUF16	SBUF15	SBUF14	SBUF13	SBUF12	SBUF11	SBUF10
FE36	0000 0000	R/W	SBR1	-	SBRG17	SBRG16	SBRG15	SBRG14	SBRG13	SBRG12	SBRG11	SBRG10

3-12-3 回路構成

3-12-3-1 SIO1制御レジスタ(SCON1) (8ビットレジスタ)

① SIO1の動作、割り込みの制御を行います。

3-12-3-2 SIO1シフトレジスタ(SIOSF1) (8ビットシフトレジスタ)

① SIO1のデータ転送・受信のためのシフトレジスタです。

② 命令で直接アクセスできません。SBUF1を通してアクセスします。

3-12-3-3 SIO1データレジスタ(SBUF1) (9ビットレジスタ)

① データ転送開始時、SBUF1の下位8ビットがSIOSF1に転送されます。

② データ転送終了時、SBUF1の下位8ビットにSIOSF1の内容が入ります。モード1, 2, 3では、SBUF1のビット8に、9番目の入力データが入るのでストップビット等の確認ができます。

3-12-3-4 SIO1ボーレートジェネレータ(SBR1) (8ビットリロードカウンタ)

① 内部クロック発生用のリロードカウンタです。

② モード0, 2では2~512Tcyc周期、モード1では8~2048Tcyc周期のクロックを発生できます。

表 3-12-1 各モードでのSIO1の動作

		同期式(モード'0) 転送 SI1REC=0		UART(モード'1) 転送 SI1REC=0		BUSマスタ(モード'2) 転送 SI1REC=0		BUSスレーブ(モード'3) 転送 SI1REC=0	
		受信 SI1REC=1		受信 SI1REC=1		受信 SI1REC=1		受信 SI1REC=1	
スタートビット		なし	なし	出力 (LOW)	入力 (LOW)	下①②参照	不要	不要	下②参照
データ出力		8 (シフトデータ)	8 (ALL 1)	8 (シフトデータ)	8 (ALL 1)	8 (シフトデータ)	8 (ALL 1)	8 (シフトデータ)	8 (ALL 1)
データ入力		8 (入力 PIN)	←	8 (入力 PIN)	←	8 (入力 PIN)	←	8 (入力 PIN)	←
トップビット		なし	←	出力 (HIGH)	入力 (H/L)	入力 (H/L)	出力 (SBUF1 bit8)	入力 (H/L)	出力 (L)
クロック		8	←	9 (内部)	←	9	←	第8クロック の↓で LOW出力	←
動作開始		SI1RUN↑	←	① SI1RUN↑ ② スタートビット の検出	スタートビット の検出	① SI1RUN=1 の時の SI1END↓ でスタートビットなし ② SI1END=0 の時の SI1RUN↑ でスタートビット付き	左の①	右の①	① SI1RUN=1 の時の SI1END↓ でクロックを 解放 ② SI1RUN=0 かつ SI1END=0 の時の スタートビット の検出
動作周期		2-512Tcyc	←	8-2048 Tcyc	←	2-512Tcyc	←	2-512Tcyc	←
SI1RUN (bit5)	セ ット	命令	←	①命令 ②スタートビット の検出	スタートビット の検出	命令	既にセットさ れている	既にセットさ れている	スタートビット の検出
	クリア	終了時	←	トップビット の終り	←	① トップコンテ イション検出 ② アビトレーショ ンロスト時 (注1)	←	① トップコンテ イション検出 ② アクノレッジ=1 の検出	←
SI1END (bit1)	セ ット	終了時	←	トップビット の終り	←	①第8クロック の↑ ②トップコン ティション 検出	←	①第8クロック の↓ ②トップコン ティション 検出	←
	クリア	命令	←	命令	←	命令	←	命令	←

(注1) 第1～第8クロック立ち上がり時に、内部データ出力値 = “H”かつ、データポート = “L”的場合、バス競合負けと判断し、SI1RUNがクリアされます(クロック送出もその時点ですべて停止します)。

(次ページへ続く)

SIO1

表 3-12-1 (続き)

		同期式(モード'0)		UART(モード'1)		BUSマスター(モード'2)		BUSスレーブ(モード'3)	
		転送 SI1REC=0	受信 SI1REC=1	転送 SI1REC=0	受信 SI1REC=1	転送 SI1REC=0	受信 SI1REC=1	転送 SI1REC=0	受信 SI1REC=1
SI1OVR (bit2) セット	① SI1RUN=0 でクロック↓ 検出 ② SI1END=1 で SI1END セット条件成 立	←	① SI1RUN=0 でクロック↓ 検出 ② SI1END=1 で SI1END セット条件成 立	←	① SI1END=1 で SI1END セット条件成 立	←	① SI1RUN=0 でクロック↓ 検出 ② SI1END=1 で SI1END セット条件成 立 ③ スタートビット の検出	←	
	クリア	命令	←	命令	←	命令	←	命令	←
シフタのデータ 更新	動作開始 時 SBUF1 →シフタ	←	動作開始 時 SBUF1 →シフタ	←	動作開始 時 SBUF1 →シフタ	←	動作開始 時 SBUF1 →シフタ	←	
シフタ→SBUF1 (bit0-7)	第 8 クロック の↑	←	8 ビットデータ 転送時	8 ビットデータ 受信時	第 8 クロック ↑	←	第 8 クロック ↑	←	
SBUF1 bit8 の データ自動更新	なし	←	ストップビット 時に入力 データを取り 込む	←	第 9 クロック ↑に入力デ ータを取り込 む	←	第 9 クロック ↑に入力デ ータを取り込 む	←	




図 3-12-1 SIO1 モード0: 同期式8ビットシリアルI/O
(SI1M1 = 0, SI1M0 = 0) ブロック図




図 3-12-2 SIO1モード1: 非同期シリアル[UART]
(SI1M1=0, SI1M0=1) ブロック図

SIO1

3-12-4 SIO1通信の具体例

3-12-4-1 同期式(モード0)

①クロックの設定

- ・内部クロック使用の場合、SBR1の設定をする。

②モードの設定

- ・SI1M0=0, SI1M1=0, SI1DIR, SI1IE=1の設定をする。

③ポートとSI1REC(ビット4)の設定をする。

	クロック用ポート P15
内部クロック	出力
外部クロック	入力

	データ出力ポート P13	データ入出力ポート P14	SI1REC
データ送信のみ	出力	—	0
データ受信のみ	—	入力	1
データ送受信(3線式)	出力	入力	0
データ送受信(2線式)	—	Nchオープンドレイン出力	0

④出力データの設定

- ・データ送信(SI1REC=0)の場合、SBUF1に出力データを書き込む。

⑤動作スタート

- ・SI1RUNをセットする。

⑥データの読み込み(割り込み後)

- ・SBUF1を読み込む。(SBUF1には送信時でも、データ入出力ポートのシリアルデータが読み込まれています。)
- ・SI1ENDをクリアし、割り込みを抜ける。
- ・再動作の場合④に戻る。

3-12-4-2 非同期式(モード1)

①ボーレイドの設定

- ・SBR1の設定をする。

②モードの設定

- ・SI1M0=1, SI1M1=0, SI1DIR, SI1IE=1の設定をする。

③ポートの設定をする。

	データ出力ポート P13	データ入出力ポート P14
データ送受信(2線式)	出力	入力
データ送受信(1線式)	—	Nchオープンドレイン出力

④送信動作スタート

- SI1RECを0にして、SBUF1に出力データを書き込む。
- SI1RUNをセットする。

注意：モード1の送信のみを行う場合は、SIO1のデータ入出力ポート(P14)を使用してください。

モード1では、受信データの立ち下がりを検出すると自動的に送信がスタートします。モード1設定中は、データ入出力ポート(P14)で、常にデータの立ち下がり検出が行われます。したがって、送信ポートをデータ出力ポート(P13)に設定した場合、P14の状態変化によってデータ送信が勝手にスタートする可能性があります。

⑤受信動作スタート

- SI1RECを1にする。(SI1RECを1にセットした後は、SI1ENDのフラグがセットされるまでは、SCON1レジスタに書き込みは行わないでください。)
- 受信データの立ち下がり検出。

⑥データの読み込み(割り込み後)

- SBUF1を読み込む。(SBUF1には送信時でも、データ入出力ポートのシリアルデータが読み込まれています。また、SBUF1を読み込むとストップビットの位置のデータがPSWのビット1に読み込まれます。)
- SI1ENDをクリアし、割り込みを抜ける。
- 再動作の場合④に戻る。

注意：モード1(UART)で連続受信を行う場合、以下の条件を満たしてください。

- ストップビットは2ビット以上。
- 割り込み処理によるSI1ENDのクリアは、次のスタートビットが来る前に終了。

3-12-4-3 BUS-マスタモード(モード2)

①クロックの設定

- SBR1の設定をする。

②モードの設定

- SI1M0=0, SI1M1=1, SI1DIR, SI1IE=1, SI1REC=0の設定をする。

③ポートの設定をする

- クロックポート(P15), データポート(P14)をオプション指定によりNchオープンドレインポートにする。
- P14(P1,ビット4)およびP15(P1,ビット5)に0を設定する。
- P14FCR(P1FCR,ビット4)およびP15FCR(P1FCR,ビット5)に1を設定する。
- P14DDR(P1DDR,ビット4)およびP15DDR(P1DDR,ビット5)に1を設定する。

④通信スタート(アドレス送信)

- SBUF1にアドレスデータを書き込む。
- SI1RUNをセットする。(スタートビット+SBUF1(8ビット)+ストップビット(H)の転送を行う。)

⑤アドレスデータの確認(割り込み後)

- SBUF1を読み込む。(SBUF1には送信時でも、データ入出力ポートのシリアルデータが読み込まれています。また、SBUF1を読み込むとストップビットの位置のデータがPSWのビット1に読み込まれます。)

SIO1

- ・アクノレッジをPSWのビット1をみて確認する。
- ・バス競合負けの条件が起こった場合(表3-12-1注1参照)、SI1RUNがクリアされるため割り込みが発生しません。他にマスタモードのデバイスが存在する等、バス競合負けの条件が発生する可能性がある場合、タイマモジュールを併用したタイムアウト処理などを行い、この条件を検出してください。

⑥データの送信

- ・SBUF1に出力データを書き込む。
- ・SI1ENDをクリアし、割り込みを抜ける。(SBUF1(8ビット)+ストップビット(H)の転送を行う。)

⑦送信データの確認(割り込み後)

- ・SBUF1を読み込む。(SBUF1には送信時でも、データ入出力ポートのシリアルデータが読み込まれています。また、SBUF1を読み込むとストップビットの位置のデータがPSWのビット1に読み込まれます。)
- ・アクノレッジをPSWのビット1をみて確認する。
- ・バス競合負けの条件が起こった場合(表3-12-1注1参照)、SI1RUNがクリアされるため割り込みが発生しません。他にマスタモードのデバイスが存在する等、バス競合負けの条件が発生する可能性がある場合、タイマモジュールを併用したタイムアウト処理などを行い、この条件を検出してください。
- ・引き続きデータを送る場合は⑥に戻る。
- ・通信を終了する場合は⑩に行く。

⑧データの受信

- ・SI1RECを1にする。
- ・SI1ENDをクリアし、割り込みを抜ける。(受信(8ビット)+SBUF1ビット8(アクノレッジ)出力を行う。)

⑨受信データの読み込み(割り込み後)

- ・SBUF1を読み込む。
- ・引き続きデータを受信する場合は⑧に戻る。
- ・通信を終了する場合は⑩の*に行く。この時、アクノレッジデータとして(SBUF1ビット8)が既に出力され、マスタ側のクロックの解放は行われています。

⑩通信の終了

- ・クロック出力ポートを操作し(P15FCR=0, P15DDR=1, P15=0)、クロック出力に0を出す。
- ・データ出力ポートを操作し(P14FCR=0, P14DDR=1, P14=0)、データ出力に0を出す。
- ・クロック出力ポートをもとに戻し(P15FCR=1, P15DDR=1, P15=0)、クロック出力を解放する。
- *・全てのスレーブがクロックを解放し、クロックが1になるのを待つ。
- ・データセットアップ時間をとり、データ出力ポートを操作し(P14FCR=0, P14DDR=1, P14=1)、データ出力に1を出す。この時、SIO1オーバランフラグSI1OVR(SCON1:FE34のビット2)がセットされますが、動作に支障はありません。
- ・データ出力ポートをもとに戻す(P14FCR=1に設定した後、P14DDR=1, P14=0とする。)。
- ・SI1ENDとSI1OVRをクリアし、割り込みを抜ける。
- ・再動作の場合④に戻る。

3-12-4-4 BUSースレーブ(モード3)

①クロックの設定

- SBR1の設定をする。(アクノレッジデータセットアップ時間の設定のため)

②モードの設定

- SI1M0=1, SI1M1=1, SI1DIR, SI1IE=1, SI1REC=0の設定をする。

③ポートの設定をする

- クロックポート(P15), データポート(P14)をオプション指定によりNchオープンドレインポートにする。
- P14(P1,ビット4)およびP15(P1,ビット5)に0を設定する。
- P14FCR(P1FCR,ビット4)およびP15FCR(P1FCR,ビット5)に1を設定する。
- P14DDR(P1DDR, ビット4)およびP15DDR(P1DDR, ビット5)に1を設定する。

④通信スタート(アドレス待ち)

- *1・SI1RECをセットする。
- *2・スタートビットの検出でSI1RUNが自動的にセットされる。
 - 受信(8ビット)を行い、第8クロックの立ち下がりでクロック出力に0を出力し割り込みがかかる。

⑤アドレスデータの確認(割り込み後)

- スタートコンディションを検出すると、SI1OVRがセットされるので、SI1RUN=1 & SI1OVR=1を確認することで、アドレスを受信したことを判別する。
(SI1OVRは自動的にクリアされないので、ソフトでクリアしてください)
- SBUF1を読み込み、アドレスを確認する。
- アドレスが一致しない場合、SI1RUNとSI1ENDをクリアし割り込みを抜け、⑧の*でストップコンディション検出を待つ。

⑥データの受信

- *・SI1ENDをクリアし、割り込みを抜けする。(前に受信を行っていた場合アクノレッジを出し、(SBR1の設定値+1/3)×Tcyc時間後クロックポートを解放します。)
- ・ストップコンディションを検出すると、SI1RUNが自動的にクリアされ、割り込みがかかるので、SI1ENDをクリアし割り込みを抜け、④の*2に戻る。
- ・受信(8ビット)を行い、第8クロックの立ち下がりでクロック出力に0を出力し割り込みがかかる。ただし、途中でスタートコンディションを検出するとクロックカウンタはクリアされますので、割り込みの発生には更に8個のクロックが必要です。
- ・SBUF1を読み込み、データを格納する。

注意：SBUF1のビット8は、第9クロック↑が来てないのでまだ更新されていません。

- 受信を続ける場合⑥の*に戻る。

⑦データの送信

- SI1RECをクリアする。
- SBUF1に出力データを書き込む。
- SI1ENDをクリアし、割り込みを抜けする。(前の受信のアクノレッジを出し、(SBR1の設定値+1/3)×Tcyc時間後クロックポートを解放します。)
- *1・送信(8ビット)を行い、第8クロックの立ち下がりでクロック出力に0を出力し割り込みがかかる。

SIO1

*2・SI1RUNが1の時、⑦の*3に行きます。

- ・SI1RUNが0の時、⑦の*4からの割り込みなので、SI1ENDとSI1OVRをクリアして④の*1に戻る。

*3・必要に応じて、SBUF1を読み込み、送信データを確認する。

注意：SBUF1のビット8は、第9クロック↑が来てないのでまだ更新されていません。

- ・SBUF1に次の出力データを書き込む。

・SI1ENDをクリアし、割り込みを抜ける。 $((\text{SBR1の設定値} + 1 / 3) \times \text{Tcyc}$ 時間後のクロックポートを解放します。)

・マスタからのアクノレッジがある(L)場合は、⑦の*1に戻ります。

・マスタからのアクノレッジがない(H)場合は、データ送信の終了とみなし、SI1RUNを自動的にクリアし、データポートを解放します。

※ただし、この直後に再スタートコンディションが来る場合、SI1REC=1にしてから割り込みを抜ける必要があります(SI1RECは、スタートコンディションの検出で、自動的にはセットされません)。

スレーブ送信動作直後に想定外の再スタートが来た場合(SI1RECをソフトで1にしていない場合)、マスタのアドレス送信を妨害する可能性があります。

*4・ストップコンディションを検出すると、割り込みがかかり、⑦の*2に戻ります。

⑧通信の終了

- ・SI1RECをセットします。

・自動的に終了させる場合は⑥の*に戻ります。

・強制的に終了する場合は、SI1RUNとSI1ENDをクリアする。(クロックポートを解放します。)

*・ストップコンディションを検出すると、割り込みがかかるので、SI1ENDとSI1OVRをクリアして④の*2に戻る。

3-12-5 関連レジスタ

3-12-5-1 SIO1制御レジスタ(SCON1)

①SIO1の動作、割り込みの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE34	0000 0000	R/W	SCON1	-	SI1M1	SI1M0	SI1RUN	SI1REC	SI1DIR	SI1OVR	SI1END	SI1IE

SI1M1(ビット7) : SIO1モード制御

SI1M0(ビット6) : SIO1モード制御

表 3-12-2 SIO1動作モード

モード	SI1M1	SI1M0	動作モード
0	0	0	同期式8ビットSIO
1	0	1	UART(ストップビット1, PARITYなし)
2	1	0	BUSマスター対応モード
3	1	1	BUSスレーブ対応モード

SI1RUN(ビット5) : SIO1動作フラグ

このビットが1の時、SIO1は動作中です。

このビットのセット・クリアについては、表3-12-1を参照してください。

SI1REC(ビット4) : SIO1受信／送信制御

このビットが1の時、SIO1は受信モードとなります。

このビットが0の時、SIO1は送信モードとなります。

SI1DIR(ビット3) : MSB／LSB先頭選択

このビットが1の時、SIO1はMSB先頭となります。

このビットが0の時、SIO1はLSB先頭となります。

SI1OVR(ビット2) : SIO1オーバーランフラグ

モード0, 1, 3の時、SI1RUN=0の状態で、入力クロックの立ち下がりを検出すると、このビットがセットされます。

SI1END=1の状態で、SI1ENDをセットする条件が成立すると、このビットがセットされます。

モード3の時、スタートコンディションの検出で、このビットがセットされます。

このビットのクリアは命令で行ってください。

SI1END(ビット1) : シリアル転送終了フラグ

シリアル転送が終了(表3-12-1参照)すると、このビットがセットされます。

このビットのクリアは命令で行ってください。

SI1IE(ビット0) : SIO1割り込み要求発生許可制御

このビットとSI1ENDがともに1の時、ベクタアドレス003BHへの割り込み要求が発生します。

3-12-5-2 シリアルバッファ1(SBUF1)

- ① SIO1のシリアル転送で扱うデータの格納を行う9ビットのレジスタです。
- ② 動作の開始時に、SBUF1の下位8ビットのデータが送受信用のデータシフトレジスタに転送され、8ビットのデータ転送時に、送受信用のシフトレジスタの内容がSBUF1の下位8ビットに入ります。
- ③ モード1, 2, 3では、9番目のデータ(ストップビットの位置のデータ)入力時に、このデータがSBUF1のビット8に入ります。

アドレス	初期値	R/W	名前	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE35	00000 0000	R/W	SBUF1	SBUF18	SBUF17	SBUF16	SBUF15	SBUF14	SBUF13	SBUF12	SBUF11	SBUF10

3-12-5-3 ポーレートジェネレータレジスタ(SBR1)

- ① SIO1のシリアル転送の転送レートを設定する8ビットのレジスタです。(モード0, 1, 2)
- ② このレジスタにデータを書き込むと、直ちにポーレートジェネレータ用のカウンタが初期化されます。
- ③ 転送レートはモードにより異なります。

モード0, 2 : TSBR1 = (SBR1の設定値 + 1) × 2Tcyc
(設定範囲 2 ~ 512Tcyc)

モード1 : TSBR1 = (SBR1の設定値 + 1) × 8Tcyc
(設定範囲 8 ~ 2048Tcyc)

SIO1

④モード3ではアクノレッジデータセットアップ時間 を設 定 し ま す (3-12-4-4⑥、⑦参 照)

モード3設 定 時 、SI1ENDをクリアしてからクロックポートが開 放 さ れるま での時 間 は

(SBR1の設 定 値 + 1 / 3) × Tcyc (SBR1 = 0は設 定 禁 止)

と な り ま す。

この 値 は 、通 信 相 手 のデ バ イ 斯 のデータセットアップ時 間 規 定 を満 足 す る よう に設 定 し て く だ さ い。

アドレス	初期値	R/W	名前	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE36	0000 0000	R/W	SBR1	-	SBRG17	SBRG16	SBRG15	SBRG14	SBRG13	SBRG12	SBRG11	SBRG10

3-13 非同期シリアルインターフェース1(UART1)

3-13-1 概要

本シリーズは、次の機能を持った非同期シリアルインターフェース1(UART1)を内蔵しています。

- ①データ長 : 7／8／9ビット(LSB FIRST)
- ②ストップビット長 : 1ビット(連続送信時は2ビット)
- ③パリティビット : なし
- ④転送レート : $(\frac{16}{3} \sim \frac{2048}{3}) T_{cyc}$ または $(\frac{64}{3} \sim \frac{8192}{3}) T_{cyc}$ の範囲で設定可変
- ⑤全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時にを行うことが可能です。また送信部と受信部ともダブルバッファ構造となっており、連続データ送受信が可能です。

3-13-2 機能

①非同期シリアル(UART1)

- ・データ長: 7／8／9ビット、ストップビット長: 1ビットの全二重の非同期通信を行います。
- ・UART1の転送レートは $(\frac{16}{3} \sim \frac{2048}{3}) T_{cyc}$ または $(\frac{64}{3} \sim \frac{8192}{3}) T_{cyc}$ の範囲で可変です。

②連続データ送受信

- ・单一データ長、单一転送レートでの連続データ送信を行います。(最初に送信を開始した時のデータ長及び転送レートでの送信となります。)
- ・連続送信時のストップビットは2ビットです。(図3-13-4参照)
- ・受信毎のデータ長及び転送レートが可変である連続データ受信を行います。
- ・UART1の転送レートは $(\frac{16}{3} \sim \frac{2048}{3}) T_{cyc}$ または $(\frac{64}{3} \sim \frac{8192}{3}) T_{cyc}$ の範囲で可変です。
- ・送信データは、送信データレジスタ(TBUF)から読み出され、受信データは、受信データレジスタ(RBUF)に格納されます。

③割り込みの発生

割り込み要求許可ビットがセットされている場合、送信の開始、受信の終了で割り込み要求を発生します。

UART1

④非同期シリアルインターフェース1(UART1)を制御するには、次に示す特殊機能レジスタを操作する必要があります。

- UCON0, UCON1, UBR, TBUF, RBUF, P2, P2DDR

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FED0	0000 0000	R/W	UCON0	UBRSEL	STRDET	RECRUN	STPERR	U0B3	RBIT8	RECEND	RECIE
FED1	0000 0000	R/W	UCON1	TRUN	8/9BIT	TDDR	TCMOS	8/7BIT	TBIT8	TEPTY	TRNSIE
FED2	0000 0000	R/W	UBR	UBRG7	UBRG6	UBRG5	UBRG4	UBRG3	UBRG2	UBRG1	UBRG0
FED3	0000 0000	R/W	TBUF	T1BUF7	T1BUF6	T1BUF5	T1BUF4	T1BUF3	T1BUF2	T1BUF1	T1BUF0
FED4	0000 0000	R/W	RBUF	R1BUF7	R1BUF6	R1BUF5	R1BUF4	R1BUF3	R1BUF2	R1BUF1	R1BUF0

3-13-3 回路構成

3-13-3-1 UART1制御レジスタ0(UCON0) (8ビットレジスタ)

①UART1の受信動作、割り込みの制御を行います。

3-13-3-2 UART1制御レジスタ1(UCON1) (8ビットレジスタ)

①UART1の送信動作、データ長、割り込みの制御を行います。

3-13-3-3 UART1ボーレートジェネレータ(UBR) (8ビットリロードカウンタ)

①内部クロック発生用のリロードカウンタです。

② $(n+1) \times \frac{8}{3} T_{cyc}$ または $(n+1) \times \frac{32}{3} T_{cyc}$ (n=1~255, 注:n=0は禁止)周期のクロックを発生できます。

3-13-3-4 UART1送信データレジスタ(TBUF) (8ビットレジスタ)

①送信データを格納する8ビットのレジスタです。

3-13-3-5 UART1送信シフトレジスタ(TSFT) (11ビットシフトレジスタ)

①UART1のデータ送信のためのシフトレジスタです。

②命令で直接アクセスできません。送信データレジスタ(TBUF)を通してアクセスします。

3-13-3-6 UART1受信データレジスタ(RBUF) (8ビットレジスタ)

①受信データを格納する8ビットのレジスタです。

3-13-3-7 UART1受信シフトレジスタ(RSFT) (11ビットシフトレジスタ)

①UART1のデータ受信のためのシフトレジスタです。

②命令で直接アクセスできません。受信データレジスタ(RBUF)を通してアクセスします。





図 3-13-1 UAR T1 受信動作ブロック図

UART1



(注) UART1 の送信データを出力する場合、P2DDR (FE49) のビット0は、“0”で使用してください。(上記のビットが“1”的場合、送信データは出力されません。)

図 3-13-2 UART1: 送信動作ブロック図

3-13-4 関連レジスタ

3-13-4-1 UART1制御レジスタ0(UCONO)

①UART1の受信動作、割り込みの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FED0	0000 0000	R/W	UCONO	UBRSEL	STRDET	RECRUN	STPERR	U0B3	RBIT8	RECEND	RECIE

UBRSEL(ビット7) : UART1ボーレートジェネレータ周期制御

このビットが1の時、UART1ボーレートジェネレータが $(n+1) \times (\frac{32}{3}) T_{cyc}$ 周期のクロックを発生します。

このビットが0の時、UART1ボーレートジェネレータが $(n+1) \times (\frac{8}{3}) T_{cyc}$ 周期のクロックを発生します。

※nはUARTボーレートジェネレータUBR(FED2)の設定値です。

STRDET(ビット6) : UART1スタートビット検出制御

このビットが1の時、スタートビット検出(立ち下がり検出)は有効となります。

このビットが0の時、スタートビット検出(立ち下がり検出)は無効となります。

※連續受信動作を行う場合、このビットは1に設定して、常にスタートビットを検出できるようにしてください。

※受信ポート(P21)が“L”レベルの状態で、このビットを1に設定すると、RECRUNが自動的にセットされ、受信動作が開始されます。

RECRUN(ビット5) : UART1受信開始フラグ

スタートビット検出が有効(STRDET=1)の時、受信ポート(P21)で立ち下がりを検出すると、このビットはセットされて受信動作を開始します。

受信動作の終了で、このビットは自動的にクリアされます。(受信動作中にこのビットをクリアすると、受信動作途中で終了します。)

※受信動作途中で強制終了した場合も、RECENDが1にセットされ、受信用シフトレジスタの内容がRBUFに転送されます。また、強制終了時の最後に受信したデータが“L”的場合、STPERRが1にセットされます。

STPERR(ビット4) : UART1ストップビットエラーフラグ

受信動作終了時、受信したストップビット(最後に受信したデータ)が“L”的場合、このビットはセットされます。

このビットのクリアは命令で行ってください。

※連續受信動作時にSTPERRのクリアを行う場合は割り込みルーチンに分岐後、次の受信データの最終ビットを受信する前に命令でクリアしてください。

U0B3(ビット3) : 汎用フラグ

汎用フラグとして使用できます。

このビットを操作しても機能ブロックの動作に影響を与えません。

RBIT8(ビット2) : UART1受信データビット8格納ビット

データ長が9ビット(UCON1:8/9BIT=1, 8/7BIT=0)の時、受信データのビット8が受信動作終了時に格納されます。(受信動作途中で終了した場合、最後から2番目に受信したデータが格納されます。)

このビットのクリアは命令で行ってください。

UART1

RECEND(ビット1) : UART1受信終了フラグ

受信動作の終了で、このビットはセットされます。(このビットがセットされる時、受信シフトレジスタ(RSFT)から受信データレジスタ(RBUF)へのデータ転送が行われます。)

このビットのクリアは命令で行ってください。

※連続受信動作を行う場合、このビットがセットされる前に受信開始フラグ(RECRUN)がセットされるようなデータを検出しても、次の受信動作は行われません。

RECIE(ビット0) : UART1受信割り込み要求発生許可制御

このビットとRECENDがともに1の時、ベクタアドレス0033Hへの割り込み要求が発生します。

注意: STRDET(ビット6)を“1”にして、受信動作を開始した後は、下記の条件以外ではRECEND(ビット1)が“1”になり受信動作が終了するまでは、強制的に受信動作を停止させる必要がある時を除いて、本レジスタに対してビット操作命令(CLR1, NOT1, SET1)を実行しないでください。

但し、UART1受信を割り込み要因とした割り込みルーチン内でのビット操作命令は実行可能です。

3-13-4-2 UART1制御レジスタ1(UCON1)

①UART1の送信動作、データ長、割り込みの制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FED1	0000 0000	R/W	UCON1	TRUN	8/9BIT	TDDR	TCMOS	8/7BIT	TBIT8	TEPTY	TRNSIE

TRUN(ビット7) : UART1送信制御

このビットが1の時、UART1は送信動作を開始します。

送信動作の終了で、このビットは自動的にクリアされます。(送信動作中にこのビットをクリアすると、送信動作途中で終了します。)

※連続送信動作を行う場合、このビットは送信動作終了時にクリアされますが、同一サイクル(Tcyc)内で自動的にセットされます。この処理のため、送信毎に1Tcyc挟んで送信動作を行います。

※連続送信動作において、TRUNが自動クリアされるサイクルと同一サイクル内にUCON1レジスタに対してビット操作命令(NOT1, CLR1, SET1)を行うと、TRUNの自動セットがなされません。

8/9BIT(ビット6) : UART1転送データ長制御

このビットと8/7BIT(ビット3)でUART転送データ長の制御を行います。

8/9BIT	8/7BIT	データ長(ビット)
1	0	9
0	0	8
0	1	7
1	1	禁止

※UART転送動作中にデータ長を変えると、正常に動作しません。必ず動作を終了してから制御してください。

※送信／受信を同時に行う場合、データ長は同一となります。

TDDR(ビット5) : UART1送信ポート出力制御

このビットが1の時、送信ポート(P20)は送信データを出力します。但し、P2 DDR(FE49)のビット0が1の場合、送信データは出力されません。

このビットが0の時、送信ポート(P20)は送信データを出力しません。

※送信動作停止(TRUN=0)状態で、このビットが1の時、送信ポートは“HIGH／オープン(CMOS／Nchオープンドレイン)”を出力します。

※UART送信を使用しない時、このビットは0に設定してください。

TCMOS(ビット4) : UART1送信ポート出力形式制御

このビットが1の時、送信ポート(P20)の出力形式は“CMOS”となります。

このビットが0の時、送信ポート(P20)の出力形式は“Nchオープンドレイン”となります。

8／7BIT(ビット3) : UART1転送データ長制御

このビットと8／9BIT(ビット6)でUART転送データ長の制御を行います。

TBIT8(ビット2) : UART1送信データビット8格納ビット

データ長が9ビット(8／9BIT=1、8／7BIT=0)の時、送信データのビット8を格納するためのビットです。

TEPTY(ビット1) : UART1送信用シフトレジスタ転送フラグ

送信動作開始時、送信データレジスタ(TBUF)から送信シフトレジスタ(TSFT)へのデータ転送が行われ、転送終了時にこのビットはセットされます。(このビットは、送信制御(TRUN)に1をセットしたサイクル(Tcyc)の次のサイクルでセットされます。)

このビットのクリアは命令で行ってください。

※連続送信動作を行う場合、このビットがセットされたのを確認して、次の送信データを送信データレジスタ(TBUF)に書き込んでください。その後、このビットをクリアすると、送信終了時に送信制御ビット(TRUN)が自動的にセットされます。

TRNSIE(ビット0) : UART1送信割り込み要求発生許可制御

このビットとTEPTYがともに1の時、ベクタアドレス003BHへの割り込み要求が発生します。

注意 : TRUN(ビット7)を“1”にして、送信動作を開始した後は、TRUN(ビット7)が“0”になり送信動作が終了するまでは、強制的に送信動作を停止させる必要があるときを除いて、本レジスタに対してビット操作命令(CLR1, NOT1, SET1)を実行しないでください。

UART1

3-13-4-3 UART1ボーレートジェネレータ(UBR)

- ①UART1転送の転送レートを設定する8ビットのレジスタです。
- ②UART1転送動作の停止及び終了時(UCONO:RECRUN=UCON1:TRUN=0)、ボーレートジェネレータ用のカウンタは初期化されます。
- ※UART1転送動作途中で転送レートの変更をしないでください。変更した場合、正常に動作しません。必ず動作を終了してからボーレートの変更を行ってください。
- ※送信／受信を同時に行う場合、転送レートは同一となります。(連続データ送信／受信を同時に行う場合も同様です)
- ※(UCONO:UBRSEL=0)の時

$$T_{UBR} = (\text{UBRの設定値} + 1) \times \frac{8}{3} T_{cyc} \quad (\text{設定範囲: } \frac{16}{3} \sim \frac{2048}{3} T_{cyc})$$

- ※(UCONO:UBRSEL=1)の時

$$T_{UBR} = (\text{UBRの設定値} + 1) \times \frac{32}{3} T_{cyc} \quad (\text{設定範囲: } \frac{64}{3} \sim \frac{8192}{3} T_{cyc})$$

- ※UBRの設定値=00[H]は禁止です。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FED2	0000 0000	R/W	UBR	UBRG7	UBRG6	UBRG5	UBRG4	UBRG3	UBRG2	UBRG1	UBRG0

3-13-4-4 UART1送信データレジスタ(TBUF)

- ①UART1転送で送信するデータを格納する8ビットのレジスタです。
- ②送信動作開始時、TBUFのデータが送信用シフトレジスタ(TSFT)に転送されます。(次の送信データは、送信用シフトレジスタ転送フラグ(UCON1:TEPTY)を確認してから設定してください。)
- ※送信データのビット8は、送信データビット8格納ビット(UCON1:TBIT8)に設定します。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FED3	0000 0000	R/W	TBUF	T1BUF7	T1BUF6	T1BUF5	T1BUF4	T1BUF3	T1BUF2	T1BUF1	T1BUF0

3-13-4-5 UART1受信データレジスタ(RBUF)

- ①UART1転送で受信したデータを格納する8ビットのレジスタです。
- ②受信動作終了時、受信用シフトレジスタ(RSFT)からRBUFに転送されます。
- ※受信データのビット8は、受信データビット8格納ビット(UCONO:RBIT8)に転送されます。
- ※受信データ長が7ビットの場合、RBUFのビット7には0が格納されます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FED4	0000 0000	R/W	RBUF	R1BUF7	R1BUF6	R1BUF5	R1BUF4	R1BUF3	R1BUF2	R1BUF1	R1BUF0

3-13-5 UART1連続通信の具体例

3-13-5-1 連続8ビットデータ受信モードの例(最初の受信データ=55H)




図3-13-3 連続8ビットデータ受信モードの例

①クロックの設定

- ・転送レート(UBR)の設定をする。

データ長の設定

- ・UCON1:8／9BIT、8／7BITをクリアする。

受信準備、受信ポート、割り込みの設定

- ・受信制御(UCONO=41H)の設定をする。

※P21DDR(P2DDR:ビット1)=0, P21(P2:ビット1)=0を設定する。

②受信動作スタート

- ・受信ポート(P21)で立ち下がりを検出すると、UCONO:RECRUNがセットされる。

③受信動作終了

- ・受信が終了すると、UCONO:RECRUNが自動的にクリアされ、UCONO:RECENDがセットされる。そして、次の受信データのスタートビット待ち状態となる。

④受信割り込み

- ・受信データ(RBUF)を読み込む。
 - ・UCONO:RECEND／STPERRをクリアし、割り込みを抜ける。
- ※次の受信時のデータ長及び転送レートを変える場合、受信ポート(P21)でスタートビット検出(立ち下がり検出)をする前に設定する。

⑤次の受信

- ・この後は、②, ③, ④を繰り返す。
- ・連続受信を終了する場合、受信動作中にUCONO:STRDETをクリアすると、その時の受信動作が最後となる。

UART1

3-13-5-2 連続8ビットデータ送信モードの例(最初の送信データ=55H)




図3-13-4 連続8ビットデータ送信モードの例

①クロックの設定

- ・転送レート(UBR)の設定をする。

送信データの設定

- ・送信データ(TBUF = 55H)の設定をする。

データ長,送信ポート,割り込みの設定

- ・送信制御(UCON1 = 31H)の設定をする。

※P20DDR(P2DDR:ビット0) = 0, P20(P2:ビット0) = 0を設定する。

②送信動作スタート

- ・UCON1:TRUNをセットする。

③送信割り込み

- ・次の送信データ(TBUF = ××H)を設定する。
- ・UCON1:TEPTYをクリアし、割り込みを抜ける。

④送信動作終了

- ・送信が終了すると、UCON1:TRUNが自動的にクリアされて、同一サイクル(Tcyc)内で自動的にセット(連続データ送信時のみで、この処理に1Tcycかかる)され、次の送信を開始する。

⑤次の送信

- ・この後、③, ④を繰り返す。
- ・連続送信を終了する場合、③の処理で、UCON1:TEPTYはクリアしないでUCON1:TRNSIEをクリアして割り込みを抜けると、その時の送信動作が最後となる。

3-13-5-3 UART1通信のポート設定

(1) PORT2をUART1－PORTとして使用する場合

①受信ポート(P21)の設定

レジスタデータ		受信ポート(P21)の状態	内蔵プルアップ抵抗
P21	P21DDR		
0	0	入力	OFF
1	0	入力	ON

※P21DDRが“1”的場合、正常に受信できません。

②送信ポート(P20)の設定

レジスタデータ				送信ポート(P20)の状態	内蔵プルアップ抵抗
P20	P20DDR	TDDR	TCMOS		
0	0	1	1	CMOS出力	OFF
0	0	1	0	Nchオープンドレイン出力	OFF
1	0	1	0	Nchオープンドレイン出力	ON

※P20DDRが“1”的場合、送信データは出力されません。

3-13-6 UART1のHALTモード時の動作

3-13-6-1 受信モード

- ①HALTモード時、受信モードUART1は動作します。(HALT突入時にUCON0:STRDET=1の場合、受信終了後、UCON0:RECRUNがセットされるようなデータが入力されると、再度受信が開始されます。)
- ②HALTモードの解除をUART1受信割り込みで行うことが出来ます。

3-13-6-2 送信モード

- ①HALTモード時、送信モードUART1は動作します。(HALT突入時に、連続送信動作の設定がされている場合、送信終了後、再度送信が開始されますが、UCON1:TEPTYがクリアできないため、この送信の終了で動作は停止します。)
- ②HALTモードの解除をUART1送信割り込みで行うことが出来ます。

3-14 PWM4／PWM5

3-14-1 概要

本シリーズが内蔵しているPWM4／PWM5は2本の12ビットPWMで、周期可変の8ビット基本波PWM発生回路と4ビットの付加パルス発生回路から構成されています。

3-14-2 機能

① PWM4: 基本波PWMモード(レジスタPWM4L=0設定)

- ・基本波周期 = $\frac{(16 \sim 256)}{3}$ Tcyc ($\frac{1}{3}$ Tcyc単位で可変、PWM5と共に)
- ・HIGHパルス幅 = 0～基本波周期 - $\frac{1}{3}$ Tcyc ($\frac{1}{3}$ Tcyc単位で可変)

② PWM4: 基本波+付加パルスPWMモード

- ・基本波周期 = $\frac{(16 \sim 256)}{3}$ Tcyc ($\frac{1}{3}$ Tcyc単位で可変、PWM5と共に)
- ・全体周期 = 基本波周期 × 16
- ・HIGHパルス幅 = 0～全体周期 - $\frac{1}{3}$ Tcyc ($\frac{1}{3}$ Tcyc単位で可変)

③ PWM5: 基本波PWMモード(レジスタPWM5L=0設定)

- ・基本波周期 = $\frac{(16 \sim 256)}{3}$ Tcyc ($\frac{1}{3}$ Tcyc単位で可変、PWM4と共に)
- ・HIGHパルス幅 = 0～基本波周期 - $\frac{1}{3}$ Tcyc ($\frac{1}{3}$ Tcyc単位で可変)

④ PWM5: 基本波+付加パルスPWMモード

- ・基本波周期 = $\frac{(16 \sim 256)}{3}$ Tcyc ($\frac{1}{3}$ Tcyc単位で可変、PWM4と共に)
- ・全体周期 = 基本波周期 × 16
- ・HIGHパルス幅 = 0～全体周期 - $\frac{1}{3}$ Tcyc ($\frac{1}{3}$ Tcyc単位で可変)

⑤ 割り込みの発生

割り込み要求許可ビットがセットされている場合、PWMの全体周期で割り込み要求を発生します。

⑥ PWM4／PWM5を制御するには、次に示す特殊機能レジスタを操作する必要があります。

- ・PWM4L, PWM4H, PWM5L, PWM5H, PWM4C
- ・CFLVM, P2, P2DDR, P3, P3DDR

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE57	HHH0 HH00	R/W	CFLVM	-	-	-	CFMON	-	-	FIX0	PWMP2SL
FE72	0000 HHHH	R/W	PWM4L	PWM4L3	PWM4L2	PWM4L1	PWM4L0	-	-	-	-
FE73	0000 0000	R/W	PWM4H	PWM4H7	PWM4H6	PWM4H5	PWM4H4	PWM4H3	PWM4H2	PWM4H1	PWM4H0
FE74	0000 HHHH	R/W	PWM5L	PWM5L3	PWM5L2	PWM5L1	PWM5L0	-	-	-	-
FE75	0000 0000	R/W	PWM5H	PWM5H7	PWM5H6	PWM5H5	PWM5H4	PWM5H3	PWM5H2	PWM5H1	PWM5H0
FE76	0000 0000	R/W	PWM4C	PWM4C7	PWM4C6	PWM4C5	PWM4C4	ENPWM5	ENPWM4	PWM4OV	PWM4IE

3-14-3 回路構成

3-14-3-1 CF発振監視モニタレジスタ(CFLVM) (3ビットレジスタ)

① PWM4, 5のポート2、ポート3への出力切り替え制御を行います。

3-14-3-2 PWM4, PWM5制御レジスタ(PWM4C) (8ビットレジスタ)

① PWM4, 5の動作、割り込みの制御を行います。

3-14-3-3 PWM4コンペアレジスタL(PWM4L) (4ビットレジスタ)

① PWM4の付加パルスの制御を行います。

② PWM4Lにはビット7～4が存在し、読み込み時、下位4ビットは全て“1”として読み込まれます。

3-14-3-4 PWM4コンペアレジスタH(PWM4H) (8ビットレジスタ)

① PWM4の基本波パルス幅の制御を行います。

② PWM4Lのビット7～4を全て“0”固定すると、PWM4はPWM4Hで制御される周期可変8ビットPWMとして使用できます。

3-14-3-5 PWM5コンペアレジスタL(PWM5L) (4ビットレジスタ)

① PWM5の付加パルスの制御を行います。

② PWM5Lにはビット7～4が存在し、読み込み時、下位4ビットは全て“1”として読み込まれます。

3-14-3-6 PWM5コンペアレジスタH(PWM5H) (8ビットレジスタ)

① PWM5の基本波パルス幅の制御を行います。

② PWM5Lのビット7～4を全て“0”固定すると、PWM5はPWM5Hで制御される周期可変8ビットPWMとして使用できます。

PWM4 / PWM5




図 3-14-1 PWM4, PWM5 ブロック図

3-14-4 関連レジスタ

3-14-4-1 CF発振監視モニタレジスタ(CFLVM) (3ビットレジスタ)

① PWM4, 5のポート2, ポート3への出力切り替え制御を行います。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE57	HHH0 HH00	R/W	CFLVM	-	-	-	CFMON	-	-	FIX0	PWMP2SL

(ビット7～5, 3, 2) : 存在しません。読むと“1”が読れます。

CFMON(ビット4) : CF発振監視モニタ制御の制御を行います。

※詳細は「4-3 CF発振(メインクロック)監視機能」を参照ください。

FIX0(ビット1) : 固定ビット

“0”固定で使用します。

PWMP2SL(ビット0) : PWM4, 5の出力ポートの制御を行います。

このビットが“1”的時、PWM4、5の出力先としてポートP20、P21が選択されます。

このビットが“0”的時、PWM4、5の出力先としてポートP30、P31が選択されます。

3-14-4-2 PWM4/PWM5制御レジスタ(PWM4C)

① PWM4, PWM5の動作、割り込みの制御を行います。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE76	0000 0000	R/W	PWM4C	PWM4C7	PWM4C6	PWM4C5	PWM4C4	ENPWM5	ENPWM4	PWM4OV	PWM4IE

PWM4C7～PWM4C4(ビット7～4) : PWM4, PWM5周期制御

基本波周期 = (PWM4C7～PWM4C4で示される値 + 1) × $\frac{16}{3}$ Tcyc

全体周期 = 基本波周期 × 16

ENPWM5(ビット3) : PWM5動作制御

このビットが“1”的時、PWM5は動作します。

このビットが“0”的時、PWM5は動作を停止します。

ENPWM4(ビット2) : PWM4動作制御

このビットが“1”的時、PWM4は動作します。

このビットが“0”的時、PWM4は動作を停止します。

PWM4OV(ビット1) : PWM4, PWM5オーバーフローフラグ

PWMの全体周期毎にセットされます。

このフラグは命令でクリアしてください。

PWM4IE(ビット0) : PWM4, PWM5割り込み要求発生許可制御

このビットとPWM4OVがともに“1”的時、ベクタアドレス0043Hへの割り込み要求が発生します。

PWM4 / PMW5

3-14-4-3 PWM4コンペアレジスタL (PWM4L)

- ① PWM4の付加パルスの制御を行います。
- ② PWM4Lにはビット7～4が存在し、読み込み時、下位4ビットは全て“1”として読み込まれます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE72	0000 HHHH	R/W	PWM4L	PWM4L3	PWM4L2	PWM4L1	PWM4L0	-	-	-	-

3-14-4-4 PWM4コンペアレジスタH (PWM4H)

- ① PWM4の基本波パルス幅の制御を行います。

$$\text{基本波パルス幅} = (\text{PWM4H7} \sim \text{PWM4H0} \text{で示される値}) \times \frac{1}{3} T_{\text{cyc}}$$

- ② PWM4Lのビット7～4を全て“0”固定すると、PWM4はPWM4Hで制御される周期可変8ビットPWMとして使用できます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE73	0000 0000	R/W	PWM4H	PWM4H7	PWM4H6	PWM4H5	PWM4H4	PWM4H3	PWM4H2	PWM4H1	PWM4H0

3-14-4-5 PWM5コンペアレジスタL (PWM5L)

- ① PWM5の付加パルスの制御を行います。
- ② PWM5Lにはビット7～4が存在し、読み込み時、下位4ビットは全て“1”として読み込まれます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE74	0000 HHHH	R/W	PWM5L	PWM5L3	PWM5L2	PWM5L1	PWM5L0	-	-	-	-


3-14-4-6 PWM5コンペアレジスタH (PWM5H)

- ① PWM5の基本波パルス幅の制御を行います。

$$\text{基本波パルス幅} = (\text{PWM5H7} \sim \text{PWM5H0} \text{で示される値}) \times \frac{1}{3} T_{\text{cyc}}$$

- ② PWM5Lのビット7～4を全て“0”固定すると、PWM5はPWM5Hで制御される周期可変8ビットPWMとして使用できます。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE75	0000 0000	R/W	PWM5H	PWM5H7	PWM5H6	PWM5H5	PWM5H4	PWM5H3	PWM5H2	PWM5H1	PWM5H0



3-14-5 PWM4/PWM5出力ポート設定

- ① P30、またはP20でPWM4出力を行うための設定及び状態は以下のようになります。
 PWMP2SL(CFLVM:FE57H レジスタのビット0)が“0”的時、ポートP30が選択され、“1”的時、ポートP20が選択されます。

レジスタデータ				P30の状態 (P20の状態)
P30 (P20)	P30DDR (P20DDR)	ENPWM4	PWM4L2	
0	1	0	0	LOW
0	1	1	-	PWM4出力データ
1	1	0	-	HIGH／オープン (CMOS／Nchオープンドレイン)
1	1	1	-	HIGH／オープン (CMOS／Nchオープンドレイン)


- ② P31、またはP21でPWM5出力を行うための設定及び状態は以下のようになります。
 PWMP2SL(CFLVM:FE57H レジスタのビット0)が“0”的時、ポートP31が選択され、“1”的時、ポートP21が選択されます。

レジスタデータ				P31の状態 (P21の状態)
P31 (P21)	P31DDR (P21DDR)	ENPWM5	PWM5L2	
0	1	0	0	LOW
0	1	1	-	PWM5出力データ
1	1	0	-	HIGH／オープン (CMOS／Nchオープンドレイン)
1	1	1	-	HIGH／オープン (CMOS／Nchオープンドレイン)

PWM4／PMW5

- 12ビットPWMは、以下のような波形構成となります。
 - ・全体周期は、基本波周期が16個で構成されます。
 - ・基本波周期内は、8ビットPWMで構成されます。(PWMコンペアレジスタH) (PWMLH)
 - ・どの基本波周期内に、パルス付加を行うかを4ビットで制御します。
(PWMコンペアレジスタL) (PWML)


12ビットレジスタ構成 → (PWMLH), (PWML) = XXXX XXXX, XXXX(12ビット)



- 基本波周期内への、パルス付加状況 例2。

• PWMコンペアレジスタH (PWMH) = 01 [H]

• PWMコンペアレジスタL (PWML) = 0~F [H]



- 基本波周期は、 $\frac{(16 \sim 256)}{3} T_{cyc}$ の範囲で可変です。

$$\text{基本波周期} = (\text{PWM4C7} \sim \text{PWM4C4} \text{で示される値} + 1) \times \frac{16}{3} T_{cyc}$$


- 基本波周期を変えることにより、全体周期を変えることができます。

- 全体周期は、基本波周期が16個で構成されます。

参考例


- 12ビットPWMのデータが、237[H]の場合の波形比較
12ビットレジスタ構成 → (PWMH), (PWML)=237[H]

1. パルス付加方式の場合（本シリーズ）



2. 通常方式の場合

下図のように、パルス付加方式と比較して、PWMの積分出力のリップル成分が大きくなりますので、モータ制御にはパルス付加方式の方が良いと考えます。



3-15 ADコンバータ(ADC12)

3-15-1 概要

本シリーズは、下記の特徴を持った12ビット分解能のADコンバータを内蔵しています。このADコンバータを使うことによって、容易にアナログ信号をマイクロコンピュータに取り込むことができます。

- ① 12ビット分解能
- ② 逐次比較方式
- ③ AD変換モード切り替え機能（分解能切り替え）
- ④ 11チャネルアナログ入力
ポート入力：10チャネル、基準電圧専用入力：1チャネル
- ⑤ 変換時間切り替え機能

3-15-2 機能

① 逐次比較方式

12ビットの分解能を持っています。

変換には、変換開始から所定の変換時間が必要です。

変換結果は、AD変換結果レジスタ(ADRXC, ADRHC)に転送されます。

② AD変換モード切り替え機能（分解能切り替え）

使用条件に合わせ分解能を切り替えられるよう、12ビットAD変換モードと8ビットAD変換モードがあります。AD変換切り替えは、ADモードレジスタ(ADMRC)で行います。

③ 11チャネルアナログ入力

変換される信号は、P00～P06, P70～P72及び、周波数可変RC発振回路からの基準電圧から入力される11種類のアナログ信号からAD制御レジスタ(ADCR C)で選択されます。

※基準電圧については、「3-16 基準電圧発生回路(VREF17)」を参照ください。

④ 変換時間切り替え機能

AD変換時間を1/1～1/128(分周比)に切り替えることができます。適切なAD変換ができるようにADモードレジスタ(ADMRC)とAD変換結果下位レジスタ(ADRXC)によって切り替えます。

⑤ ADコンバータを制御するには、次に示す特殊機能レジスタを操作する必要があります。

- ADCRC, ADMRC, ADRXC, ADRHC

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE58	0000 0000	R/W	ADCRC	AD CHSEL3	AD CHSEL2	AD CHSEL1	AD CHSEL0	ADCR3	AD START	AD ENDF	ADIE
FE59	0000 0000	R/W	ADMRC	ADMD4	ADMD3	ADMD2	ADMD1	ADMD0	ADMR2	ADTM1	ADTM0
FE5A	0000 0000	R/W	ADRXC	DATAL3	DATAL2	DATAL1	DATAL0	ADRL3	ADRL2	ADRL1	ADTM2
FE5B	0000 0000	R/W	ADRHC	DATA7	DATA6	DATA5	DATA4	DATA3	DATA2	DATA1	DATA0

ADC12

3-15-3 回路構成

3-15-3-1 AD変換制御回路

①AD変換制御回路には12ビットAD変換モードと8ビットAD変換モードがあります。

3-15-3-2 比較回路

①入力されるアナログ信号と基準電圧を比較するコンパレータと、基準電圧発生回路と変換結果を制御する回路で構成されています。アナログ入力チャネルを選択し、変換時間の制御レジスタで設定された時間で変換が終了すると、AD制御レジスタ(ADCRC)の変換終了フラグ(ADENDF)がセットされます。
変換結果は、AD変換結果レジスタ(ADRHC, ADRLC)に格納されます。

3-15-3-3 マルチプレクサ1(MPX1)

①11チャネルからAD変換するアナログ信号を選択します。

3-15-4 関連レジスタ

3-15-4-1 AD制御レジスタ(ADCRC)

①ADコンバータ動作の制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE58	0000 0000	R/W	ADCRC	AD CHSEL3	AD CHSEL2	AD CHSEL1	AD CHSEL0	ADCR3	AD START	AD ENDF	ADIE

ADCHSEL3(ビット7) :
ADCHSEL2(ビット6) :
ADCHSEL1(ビット5) :
ADCHSEL0(ビット4) : } AD変換入力信号選択

AD変換する信号を選択します。

AD CHSEL3	AD CHSEL2	AD CHSEL1	AD CHSEL0	信号入力端子
0	0	0	0	P00/AN0
0	0	0	1	P01/AN1
0	0	1	0	P02/AN2
0	0	1	1	P03/AN3
0	1	0	0	P04/AN4
0	1	0	1	P05/AN5
0	1	1	0	P06/AN6
1	0	0	0	P70/AN8
1	0	0	1	P71/AN9
1	0	1	0	P72/AN10
1	1	1	0	周波数可変RCからの基準電圧

ADCR3(ビット3) : 固定ビット

“0”固定で使用します。

ADSTART(ビット2) : AD変換動作制御

AD変換を開始(1)／停止(0)します。“1”の設定時、AD変換が開始され、AD変換が終了すると自動的にリセットされます。変換には変換時間の制御レジスタで設定された時間が必要です。変換時間の設定はAD変換結果下位レジスタ(ADRXC)のADTM2(ビット0)とADモードレジスタ(ADMRC)のADTM1, ADTM0の3ビットで行います。

“0”的設定時、AD変換が停止します。AD変換動作中にクリアすると正しい変換結果が得られません。

AD変換動作中は、絶対にクリアまたはHALT, HOLD状態にしないでください。

ADENDF(ビット1) : AD変換終了フラグ

AD変換の終了を知らせます。AD変換が終了するとセット(1)されます。

ADIEが“1”的場合、ベクタアドレス0043Hへの割り込み要求が発生し、“0”的場合、AD変換が動作していないことを示しています。

このフラグは、命令でクリアしてください。

ADIE(ビット0) : AD変換割り込み要求発生許可制御

このビットとADENDFがともに1の時、ベクタアドレス0043Hへの割り込み要求が発生します。

注意 :

- ・ADCHSEL3～0の“0111”, “1011”～“1101”, “1111”設定を禁止します。
- ・ADSTARTが“1”的動作状態でホールドモード状態にしないでください。必ず、“0”になったことを確認してからホールドモード状態にしてください。
- ・ポートP70～P72のアナログ入力チャネルAN8～AN10は、デジタル入力用のバッファが常に開いているため、アナログ電圧が入ると貫通電流が流れます。
貫通電流が問題になる場合、AD変換以外は外部回路でVDDまたはVSSレベルに固定するか、デジタル入力用のバッファが閉じているアナログ入力チャネルAN0～AN6をご使用ください。

ADC12

3-15-4-2 ADモードレジスタ(ADMRC)

①ADコンバータ動作のモード制御を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE59	0000 0000	R/W	ADMRC	ADMMD4	ADMMD3	ADMMD2	ADMMD1	ADMMD0	ADMRR2	ADM1	ADM0

ADMMD4(ビット7)：固定ビット
“0”固定で使用します。

ADMMD3(ビット6)：AD変換モード制御(分解能切り替え)

ADコンバータの分解能を12ビットAD変換モード(0)／8ビットAD変換モード(1)に切り替えます。

“1”の設定時、8ビットADコンバータとして動作します。変換結果はAD変換結果上位レジスタ(ADRHC)のみセットされ、AD変換結果下位レジスタ(ADRLC)は変化しません。

“0”の設定時、12ビットADコンバータとして動作します。変換結果はAD変換結果上位レジスタ(ADRHC)とAD変換結果下位レジスタ(ADRLC)の上位4ビットにセットされます。

ADMMD2(ビット5)：固定ビット
“0”固定で使用します。

ADMMD1(ビット4)：固定ビット
“0”固定で使用します。

ADMMD0(ビット3)：固定ビット
“0”固定で使用します。

ADMRR2(ビット2)：固定ビット
“0”固定で使用します。

ADTM1(ビット1)：
ADTM0(ビット0)：
} AD変換時間制御

AD変換結果下位レジスタ(ADRLC)のADTM2(ビット0)の1ビットと合わせて3ビットで変換時間を制御します。

ADRLC レジスタ	ADMRCレジスタ			AD分周比
	ADTM2	ADTM1	ADTM0	
0	0	0	0	1/1
0	0	1	1	1/2
0	1	0	1	1/4
0	1	1	1	1/8
1	0	0	1	1/16
1	0	1	1	1/32
1	1	0	1	1/64
1	1	1	1	1/128

変換時間算出方法

- ・12ビットAD変換モード： 変換時間 = ((52 / (AD分周比)) + 2) × (1 / 3) × Tcyc
- ・ 8ビットAD変換モード： 変換時間 = ((32 / (AD分周比)) + 2) × (1 / 3) × Tcyc

注意：

- ・変換時間は下記の時、通常時の2倍となります。
 - ①システムリセット後、12ビットAD変換モードで最初のAD変換を行った時。
 - ②AD変換モードを8ビットAD変換モードから12ビット変換ADモードに切り替え、最初のAD変換を行った時。
- ・2回目以降または、8ビットAD変換モードでは「変換時間算出方法」で示される変換時間で動作します。

3-15-4-3 AD変換結果下位レジスタ(ADRXC)

- ①12ビットAD変換モード時、AD変換結果の下位4ビットを格納するレジスタと変換時間を制御するレジスタです。
- ②AD変換途中のデータは確定データではありませんので、変換結果はAD変換終了後に読み出してください。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5A	0000 0000	R/W	ADRXC	DATAL3	DATAL2	DATAL1	DATAL0	ADRL3	ADRL2	ADRL1	ADTM2

DATA L3(ビット7) :
 DATA L2(ビット6) :
 DATA L1(ビット5) :
 DATA L0(ビット4) :
} AD変換結果の下位4ビットデータ

ADRL3(ビット3) : 固定ビット
 “0”固定で使用します。
 ADRL2(ビット2) : 固定ビット
 “0”固定で使用します。
 ADRL1(ビット1) : 固定ビット
 “0”固定で使用します。

ADMT2(ビット0) : AD変換時間制御
 ADモードレジスタ(ADMRC)のADTM1(ビット1), ADTM0(ビット0)の2ビットと合わせて3ビットで変換時間を制御します。時間設定はADモードレジスタ説明を参照してください。

注意：

変換データには誤差(量子化誤差+総合誤差)が含まれていますので、必ず最新の「半導体データシート」の規格に従って有効となる変換データのみをご使用ください。

3-15-4-4 AD変換結果上位レジスタ(ADRHC)

- ①12ビットAD変換モード時、AD変換結果の上位8ビットを格納するレジスタです。8ビットAD変換モード時、AD変換結果の全8ビットを格納するレジスタです。
- ②AD変換途中のデータは確定データではありませんので、変換結果はAD変換終了後に読み出してください。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5B	0000 0000	R/W	ADRHC	DATA7	DATA6	DATA5	DATA4	DATA3	DATA2	DATA1	DATA0

ADC12

3-15-5 ADC動作の具体例

3-15-5-1 12ビットAD変換モード

①12ビットAD変換モードの設定

- ・ADモードレジスタ(ADMRC)のADM D3(ビット6)=0にします。

②変換時間の設定

- ・変換時間を1／32分周に設定する場合、AD変換結果下位レジスタ(ADRLC)のADTM2(ビット0)=1にし、ADモードレジスタ(ADMRC)のADTM1(ビット1)=0、ADTM0(ビット0)=1にします。

③入力チャネルの設定

- ・ADチャネル入力のAN5を使用する場合、AD制御レジスタ(ADCRC)のADCHSEL3(ビット7)=0、ADCHSEL2(ビット6)=1、ADCHSEL1(ビット5)=0、ADCHSEL0(ビット4)=1にします。

④AD変換スタート

- ・AD制御レジスタ(ADCRC)のADSTART(ビット2)=1にします。
- ・システムリセット後と8ビットAD変換モードから12ビットAD変換モードに切り替えた時、最初の変換時間は通常の2倍となります。2回目以降は通常の変換時間となります。

⑤AD変換終了フラグの検知

- ・AD制御レジスタ(ADCRC)のADENDF(ビット1)=1になるまでモニタします。
- ・ADENDF(ビット1)=1になったことを確認後、終了フラグのADENDFを0にクリアします。

⑥AD変換データの読み込み

- ・AD変換結果上位レジスタ(ADRHC)とAD変換結果下位レジスタ(ADRLC)を読み込みます。読み込んだ変換データには誤差(量子化誤差+総合誤差)が含まれていますので、最新の「半導体データシート」の規格に従って有効となる変換データを使用します。
- ・上記読み出しだデータをソフトアプリケーション処理へ
- ・再動作の場合④に戻ります。

3-15-6 ADC使用上の留意点

- ①サイクルクロックの周期によって選択できる変換時間は変わります。適切な変換時間を実現するためにプログラムを作成する場合には、必ず最新の「半導体データシート」を参照してください。
- ②変換動作中にADSTART=0にすると、変換動作が停止します。
- ③変換動作中にホールドモード状態にしないでください。必ず、ADSTARTが“0”になったことを確認してからホールドモード状態にしてください。
- ④変換中にリセット状態に入ると、自動的にADSTARTがリセットされ変換動作を停止します。
- ⑤変換を終了するとAD変換終了フラグ(ADENDF)がセットされ、同時にAD変換動作制御ビット(ADSTART)がリセットされます。変換終了はADENDFをモニタすることによって確認できます。また、ADIEをセットすることによって、変換終了でベクタアドレス0043Hへの割り込み要求が発生します。
- ⑥変換時間は下記の時、通常時の2倍となります。
 - ・システムリセット後、12ビットAD変換モードで最初のAD変換を行った時。
 - ・AD変換モードを8ビットAD変換モードから12ビットAD変換モードに切り替え、最初のAD変換を行った時。
 2回目以降または、8ビットAD変換モードでは「変換時間算出方法」で示される変換時間で動作します。
- ⑦変換データには誤差(量子化誤差+総合誤差)が含まれていますので、必ず最新の「半導体データシート」の規格に従って有効となる変換データのみをご使用ください。
- ⑧P00／AN0～P06／AN6, P70／AN8～P72／AN10への入力電圧は規格の範囲で使用してください。
特にVDD以上, VSS以下の電圧が入力されると、そのチャネルの変換値や他のチャネルの変換値にも影響を与えることがあります。
- ⑨ノイズ等による変換精度の低下を极力防ぐ対策として下記を行ってください。
 - ・VDD1, VSS1端子の直近(出来る限り直近5mm以内が望ましい)には必ずバイパスコンデンサ(数μF+数千pF)を外付けしてください。
 - ・アナログ入力端子にはノイズ除去に最適なローパスフィルタ(RC)やコンデンサをアナログ入力端子の直近に外付けしてください。また、コンデンサのGNDはカップリングの影響を防ぐため、ノイズが重畳していないGNDをご使用ください。(目安としてはR=～5kΩ以下/C=1000pF～0.1μF)
 - ・アナログ信号線はデジタルパルス信号線や大電流変化のある信号線と隣接・交差・平行配線をしないでください。または、アナログ信号線の両端をノイズが重畳していないGNDでシールドしてください。
 - ・変換動作中のアナログ入力端子に隣接する端子へデジタルパルスを印加したり、隣接する端子から出力しないでください。

ADC12

- ・ポート出力が変化している場合には、ノイズの影響によって正しい変換結果が得られないことがあります。ノイズの影響を少なくするために、電源とマイコンの各VDD端子との間に生ずる配線抵抗を下げる必要があります。応用回路を作成するときには、この点に注意して作成してください。
 - ・発振端子の振幅電圧と各端子入出力電圧はVDD～VSS以内になるよう調整してください。
- ⑩有効とする変換データは多数回行った変換値の最大値と最小値を切り捨て、残りのデータを平均化する等の処理を行ってください。

3-16 基準電圧発生回路 (VREF17)

3-16-1 概要

本シリーズは、周波数可変RC発振回路の基準電圧発生回路(以下、基準電圧)を用いることにより、電源電圧の変化をマイクロコントローラで検知することができます。

- ①電源電圧や温度が変化しても一定の電圧を出力
- ②周波数可変RC発振回路の基準電圧をAD変換することでモニタ可能

3-16-2 機能

①基準電圧機能

- ・電源電圧や温度が変化しても基準電圧の出力電圧値は一定です。
- ・周波数可変RC発振回路の基準電圧出力はADコンバータの入力に接続可能となっており、出力電圧値をAD変換することで電源電圧の変化をモニタすることが可能となります。

②基準電圧発生回路を制御するには、次に示す特殊機能レジスタを操作する必要があります。

- ・MRCR, ADCRC, ADMRC, ADRLC, ADRHC

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE0D	00HH HHHH	R/W	MRCR	MRCSEL	MRCST	-	-	-	-	-	-
FE58	0000 0000	R/W	ADCRC	AD CHSEL3	AD CHSEL2	AD CHSEL1	AD CHSEL0	ADCR3	AD START	AD ENDF	ADIE
FE59	0000 0000	R/W	ADMRC	ADMDD4	ADMDD3	ADMDD2	ADMDD1	ADMDD0	ADMRR2	ADTM1	ADTM0
FE5A	0000 0000	R/W	ADRLC	DATAL3	DATAL2	DATAL1	DATAL0	ADRL3	ADRL2	ADRL1	ADTM2
FE5B	0000 0000	R/W	ADRHC	DATA7	DATA6	DATA5	DATA4	DATA3	DATA2	DATA1	DATA0

3-16-3 回路構成

3-16-3-1 周波数可変RC発振制御レジスタ(MRCR) (2ビットレジスタ)

- ①周波数可変RC発振回路の動作停止／開始の制御を行います。また、周波数可変RC発振回路の動作を開始すると基準電圧回路も動作を開始します。

※その他の制御機能に関しては、「4-2 システムクロック発生機能」を参照ください。

3-16-3-2 AD変換制御回路

- ①ADCRC, ADMRC, ADRLC, ADRHCを制御することで、ポートからのアナログ信号、または周波数可変RC発振回路からの基準電圧をAD変換することができます。

※その他の制御機能に関しては、「3-15 ADコンバータ(ADC12)」を参照ください。

3-16-3-3 基準電圧




図 3-16-1 基準電圧のブロック図

3-16-4 関連レジスタ

3-16-4-1 周波数可変RC発振制御レジスタ(MRCR) (2ビットレジスタ)

①周波数可変RC発振回路の動作制御、周波数可変RC発振回路の基準電圧制御、メインクロックの選択を行う2ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE0D	00HH HHHH	R/W	MRCR	MRCSEL	MRCST	-	-	-	-	-	-

MRCSEL(ビット7) : 周波数可変RC発振クロック選択

このビットが“1”の時、周波数可変RC発振がメインクロックに選択されます。

OCRレジスタの設定でメインクロックがシステムクロック選択されている場合、周波数可変RC発振クロックがシステムクロックとなります。

このビットが“0”的時、周波数可変RC発振はメインクロックに選択されません。CFがメインクロックとなります。

このビットはホールドモード突入時クリアされます。

MRCST(ビット6) : 周波数可変RC発振開始制御

このビットが“1”的時、周波数可変RC発振回路と基準電圧発生回路は動作を開始します。

このビットが“0”的時、周波数可変RC発振回路と基準電圧発生回路は停止します。

このビットが“1”でADコンバータのアナログチャネルAN14を選択し、AD変換を開始させると基準電圧がモニタできます。

リセット時、このビットはクリアされ周波数可変RC発振回路と基準電圧発生回路は停止します。

ホールドモード突入時、このビットはクリアされ周波数可変RC発振回路と基準電圧発生回路は停止します。

※その他の制御機能に関しては、「4-2 システムクロック発生機能」を参照ください。

注1: 基準電圧をモニタする場合には、必ずメインクロックを周波数可変RC発振以外(MRCSEL = “0”に設定)のクロックに切り替えてAD変換を開始させてください。

注2:周波数可変RC発振回路が“発振停止”状態から“発振許可”状態となった後、100 μ sec以上の動作安定待ち時間を設けてから基準電圧のモニターをしてください。

※動作安定待ち時間はバラつきますので、詳細は最新の「半導体データシート」を参照ください。

3-16-5 基準電圧の使用例

①メインクロックの設定

- ・メインクロックが周波数可変RC発振になっている場合には、周波数可変RC発振以外のクロックに切り替える。
- ・周波数可変RC発振が停止している場合には、MRCST(ビット6)を“1”に設定し動作安定待ち時間として100 μ s以上待つ。

※動作安定待ち時間はバラつきますので、詳細は最新の「半導体データシート」を参照ください。

※必ず、MRCSEL(ビット7)を“0”に設定する必要があります。

②ADコンバータの設定

- ・ADMRCとADRLCレジスタに値を書き込み、12ビットAD変換モードと最適なAD変換時間を設定する。
- ・ADCRC = “E4h／E5h”(割り込み要求発生あり／なし)を書き込むことで、アナログチャネルAN14を選択し(基準電圧出力がADコンバータの入力へ接続される)、AD変換を開始する。

③電源電圧の検出

- ・AD変換終了後、ADRLCとADRHCレジスタのAD変換値を用いることで、電源電圧の算出が可能となる。

<電源電圧算出方法>

$$\text{電源電圧} = (\text{AD分解能} / \text{AD変換値}) \times \text{基準電圧}$$

・AD分解能 : ①12ビットAD変換モード時は4096

②8ビットAD変換モード時は256

・AD変換値 : ①12ビットAD変換モード時は

[ADRHC(8ビット)、ADRLC(上位4ビット)]

②8ビットAD変換モード時は

[ADRHC(8ビット)]

・基準電圧 : Typ. 1.75V

※基準電圧はバラつきますので、詳細は最新の「半導体データシート」を参照ください。

VREF17

4 制御機能

4-1 割り込み機能

4-1-1 概要

本シリーズは、低レベル(L)，高レベル(H)，最高レベル(X)の3レベルの多重割り込み制御機能を持っています。

マスタ割り込み許可レジスタ(IE)，割り込み優先制御レジスタ(IP)で、割り込みの許可や割り込み優先順位の指定を行います。

4-1-2 機能

①割り込み動作

- ・周辺モジュールは、それぞれの割り込み要求フラグと割り込み要求許可フラグとともに“1”になると、所定のベクタアドレスに対する割り込み要求を発生します。
- ・周辺モジュールからの割り込み要求を受けると、割り込みレベル、優先順位、割り込み許可状態を判断します。その結果、割り込みを受け付ける場合には、PCの値をスタックに待避し、あらかじめ決められているベクタアドレスに分岐します。
- ・割り込みルーチンからの復帰は、RETI命令により行われ、PCと割り込みレベルが以前の状態に戻ります。

②多重割り込み制御

- ・低レベル(L)，高レベル(H)，最高レベル(X)の3つの割り込みレベルがあり、割り込み処理中に同一レベルまたは下位のレベルの割り込み要求が入っても受け付けられません。

③割り込みの優先

- ・2つ以上のベクタアドレスへの割り込み要求が同時に発生した場合、レベルの高いものが優先されます。また、同一レベルでは、飛び先ベクタアドレスの小さい方の割り込みが優先されます。

④割り込み要求許可受け付け制御

- ・マスタ割り込み許可レジスタで、HレベルとLレベルの割り込み要求受け付けの許可／禁止の制御ができます。
- ・Xレベルの割り込み要求受け付けの禁止はできません。

⑤割り込み受け付け禁止期間

- ・IE(FE08H)，IP(FE09H)レジスタ書き込み、ホールド解除後の2Tcycの期間、割り込みは受け付けられません。
- ・PCON(FE07H)レジスタ書き込み命令と次の命令の実行の間には割り込みはかかりません。
- ・RETI命令と次の命令の実行の間には割り込みはかかりません。

割り込み

⑥割り込みレベル制御

- ベクタアドレス単位で割り込みレベルの選択ができます。

割り込み一覧

No.	ベクタ	選択レベル	割り込み要因
1	00003H	XまたはL	INT0
2	0000BH	XまたはL	INT1
3	00013H	HまたはL	INT2/T0L/INT4
4	0001BH	HまたはL	INT3/INT5/ベースタイマ
5	00023H	HまたはL	TOH
6	0002BH	HまたはL	T1L/T1H
7	00033H	HまたはL	SIO0/UART1受信
8	0003BH	HまたはL	SIO1/UART1送信
9	00043H	HまたはL	ADC/T6/T7/PWM4, 5
10	0004BH	HまたはL	ポート0

・優先レベル X > H > L

・同一レベルではベクタアドレスの小さいものが優先

⑦割り込みの許可や割り込み優先順位の指定を行うには、次に示す特殊機能レジスタを操作する必要があります。

- IE, IP

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE08	0000 HH00	R/W	IE	IE7	XFLG	HFLG	LFLG	-	-	XCNT1	XCNT0
FE09	0000 0000	R/W	IP	IP4B	IP43	IP3B	IP33	IP2B	IP23	IP1B	IP13

4-1-3 回路構成

4-1-3-1 マスタ割り込み許可制御レジスタ(IE) (6ビットレジスタ)

- Hレベル, Lレベルの割り込みの許可／禁止を行う。
- 割り込みレベルフラグの状態を読める。
- ベクタアドレス00003H, 0000BHの割り込みのレベル切り替え(L/X)を行う。

4-1-3-2 割り込み優先制御レジスタ(IP) (8ビットレジスタ)

- ベクタアドレス00013H～0004BHの割り込みのレベル切り替え(H/L)を行う。

4-1-4 関連レジスタ

4-1-4-1 マスタ割り込み許可制御レジスタ(IE)

①割り込みの制御を行う6ビットのレジスタで、ビット6～4はR/Oです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE08	0000 HH00	R/W	IE	IE7	XFLG	HFLG	LFLG	-	-	XCNT1	XCNT0

IE7(ビット7) : Hレベル, Lレベルの割り込みの許可／禁止制御

このビットが1の時、Hレベル, Lレベルの割り込み要求の受付が許可されます。

このビットが0の時、Hレベル, Lレベルの割り込み要求の受付が禁止されます。

このビットの値にかかわらず、Xレベルの割り込み要求の受付は許可されています。

XFLG(ビット6) : Xレベル割り込みフラグ(R/O)

Xレベルの割り込みが受け付けられると、このビットがセットされ、Xレベルの割り込みから復帰すると、このビットがリセットされます。

このビットは読み出し専用です。このビットの値を命令で直接、書き換えることはできません。

HFLG(ビット5) : Hレベル割り込みフラグ(R/O)

Hレベルの割り込みが受け付けられると、このビットがセットされ、Hレベルの割り込みから復帰すると、このビットがリセットされます。

このビットは読み出し専用です。このビットの値を命令で直接、書き換えることはできません。

LFLG(ビット4) : Lレベル割り込みフラグ(R/O)

Lレベルの割り込みが受け付けられると、このビットがセットされ、Lレベルの割り込みから復帰すると、このビットがリセットされます。

このビットは読み出し専用です。このビットの値を命令で直接、書き換えることはできません。

(ビット3, 2) : 存在しません。読むと“1”が読れます。

XCNT1(ビット1) : 0000BH割り込みレベル制御フラグ

このビットが1の時、ベクタアドレス0000BHへの割り込みはLレベルとなります。

このビットが0の時、ベクタアドレス0000BHへの割り込みはXレベルとなります。

XCNT0(ビット0) : 00003H割り込みレベル制御フラグ

このビットが1の時、ベクタアドレス00003Hへの割り込みはLレベルとなります。

このビットが0の時、ベクタアドレス00003Hへの割り込みはXレベルとなります。

割り込み

4-1-4-2 割り込み優先制御レジスタ(IP)

①ベクタアドレス00013H～0004BHの割り込みのレベル切り替え(H/L)を行う8ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE09	0000 0000	R/W	IP	IP4B	IP43	IP3B	IP33	IP2B	IP23	IP1B	IP13

対象割り込み ベクタアドレス	IPのビット	値	割り込みレベル	
			0	1
7 0004BH	IP4B	0	Lレベル	Hレベル
		1	Hレベル	Lレベル
6 00043H	IP43	0	Lレベル	Hレベル
		1	Hレベル	Lレベル
5 0003BH	IP3B	0	Lレベル	Hレベル
		1	Hレベル	Lレベル
4 00033H	IP33	0	Lレベル	Hレベル
		1	Hレベル	Lレベル
3 0002BH	IP2B	0	Lレベル	Hレベル
		1	Hレベル	Lレベル
2 00023H	IP23	0	Lレベル	Hレベル
		1	Hレベル	Lレベル
1 0001BH	IP1B	0	Lレベル	Hレベル
		1	Hレベル	Lレベル
0 00013H	IP13	0	Lレベル	Hレベル
		1	Hレベル	Lレベル

4-2 システムクロック発生機能

4-2-1 概要

本シリーズは、システムクロック発生回路として、メインクロック発振回路、サブクロック発振回路、低速RC発振回路、中速RC発振回路、周波数可変RC発振の5系統の発振回路を内蔵しています。このうち、低速RC発振回路、中速RC発振回路、周波数可変RC発振は抵抗とコンデンサを内蔵しており、外付け回路が不要です。これら5種類のクロックからプログラムでシステムクロックを選択します。

4-2-2 機能

①システムクロック選択

- ・メインクロック発振、サブクロック発振、低速RC発振、中速RC発振、周波数可変RC発振の5系統の発振クロックからプログラムでシステムクロックを選択します。

②システムクロック分周

- ・システムクロックに選択された発振クロックを分周して、システムクロックとして供給します。
- ・分周回路は2段階で構成されています。
 - 1段目は、 $\frac{1}{1}$ または $\frac{1}{2}$ の選択ができます。
 - 2段目は、 $\frac{1}{1}$, $\frac{1}{2}$, $\frac{1}{4}$, $\frac{1}{8}$, $\frac{1}{16}$, $\frac{1}{32}$, $\frac{1}{64}$, $\frac{1}{128}$ の選択ができます。

③発振回路の制御

- ・命令で、上記5系統の発振の停止／許可を独立に制御できます。但し、メインクロック発振回路とサブクロック発振回路は兼用端子(CF1/XT1, CF2/XT2)となっており、2系統を同時に使用することはできません。
- ・CF発振回路には消費電流低減タイプのCF発振ローレアンプとCF発振ノーマルアンプが選択できます。

④入力端子兼用機能


- ・CF発振端子／水晶発振端子(CF1/XT1, CF2/XT2)は、汎用入力ポートとして使用できます。

⑤モード毎の発振回路の状態

モード／クロック	メインクロック	サブクロック	低速RC発振 (注1)	中速RC発振	周波数可変 RC発振	システムクロック
リセット状態	停止	停止	停止	動作	停止	中速RC発振
リセット解除	停止	停止	停止	動作	停止	中速RC発振
通常動作	プログラマブル	プログラマブル	プログラマブル	プログラマブル	プログラマブル	プログラマブル
ホルト	突入時の状態	突入時の状態	突入時の状態	突入時の状態	突入時の状態	突入時の状態
ホールド	停止	停止	停止	停止	停止	停止
ホールド解除直後	突入時の状態	突入時の状態	動作 (注2)	動作 (注2)	停止	突入時SLWRCレジスタのビット1で設定されていた状態により低速RC発振または中速RC発振
X'talホールド	停止	突入時の状態	停止	停止	停止	停止
X'talホールド解除直後	突入時の状態	突入時の状態	突入時の状態	突入時の状態	突入時の状態	突入時の状態

各モードの突入方法／解除方法については「4-4 スタンバイ機能」を参照してください。

システムクロック



(注 1) 低速 RC 発振は、ウォッチドッグタイマからも直接発振が制御され、スタンバイモード時の発振の制御も行われます。詳しくは「4-6 ウォッチドッグタイマ」を参照してください。

(注 2) ホールドモード突入時の低速 RC 発振制御レジスタ(SLWRC)のビット1の値により、ホールドモード解除後、中速 RC 発振または低速 RC 発振が自動的に発振許可されシステムクロックとなります。

⑥システムクロックを制御するには、次に示す特殊機能レジスタを操作する必要があります。

- PCON, OCR, CLKDIV, MRCR, XT2PC, SLWRC

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE07	HHHH H000	R/W	PCON	-	-	-	-	-	XTIIDLE	PDN	IDLE
FE0C	HHHH H000	R/W	CLKDIV	-	-	-	-	-	CLKDV2	CLKDV1	CLKDV0
FE0D	00HH HHHH	R/W	MRCR	MRCSEL	MRCST	-	-	-	-	-	-
FE0E	0000 XX00	R/W	OCR	CLKSGL	EXTOSC	CLKCB5	CLKCB4	XT2IN	XT1IN	RCSTOP	CFSTOP
FE43	HHHH 0H00	R/W	XT2PC	-	-	-	-	XTCFSEL	-	XT2DR	XT2DT
FE7C	HHHH H000	R/W	SLWRC	-	-	-	-	-	CFLAMP	SLRCSEL	SLRCSTAT

4-2-3 回路構成

4-2-3-1 メインクロック発振回路

- ① CF1/XT1, CF2/XT2端子にセラミック発振子と容量を接続し、OCRレジスタとXT2PCレジスタを制御することにより発振が可能になります。
- ② CF1/XT1, CF2/XT2端子のデータをレジスタOCRのビット2, 3として読むことができます。
- ③ CF2/XT2は汎用出力(Nchオープンドレイン)が可能です。
- ④ 上記①～③を使用しない場合、「1-7 未使用端子の推奨処理」を参照ください。

4-2-3-2 サブクロック発振回路

- ① CF1/XT1, CF2/XT2端子に水晶発振子(標準32.768kHz)と容量, ダンピング抵抗を接続し、OCRレジスタとXT2PCレジスタを制御することにより発振が可能になります。
- ② CF2/XT2端子のデータをレジスタOCRのビット3として読むことができます。CF1/XT1端子のデータはレジスタOCRのビット2には読み込まれません。

4-2-3-3 内蔵低速RC発振回路

- ①内蔵の抵抗と容量により(標準100kHz)発振します。
- ②低速内蔵RC発振は低消費、低速動作用に使用するシステムクロックです。

4-2-3-4 内蔵中速RC発振回路(従来型RC発振回路)

- ①内蔵の抵抗と容量により(標準1MHz)発振します。
- ②リセット解除後は中速RC発振のクロックがシステムクロックとなり、ホールド解除後はホールド突入時に設定されていた中速RC発振または低速RC発振のクロックがシステムクロックとなります。

4-2-3-5 周波数可変RC発振回路(周波数可変機能なし)

- ①内蔵の抵抗と容量により発振します。
- ②周波数設定は従来タイプ(LC872G00/LC872R00シリーズ)と異なり、周波数可変機能は存在せず、クロック出力は源発振周波数16MHzの1/2分周(8MHz)固定です。
- ③高精度発振であるため、外部CF発振の置き換え用のメインクロックに最適です。

4-2-3-6 パワー制御レジスタ(PCON) (3ビットレジスタ)

- ①動作モード(通常/ホルト/ホールド/X'talホールド)を設定します。

4-2-3-7 発振制御レジスタ(OCR) (8ビットレジスタ)

- ①発振回路の動作停止/開始の制御を行います。
- ②システムクロックの選択を行います。
- ③システムクロックに使う発振クロックの分周比を $\frac{1}{1}$ または $\frac{1}{2}$ に設定します。
- ④CF1/XT1, CF2/XT2端子のデータをビット2, 3として読み込みます。

4-2-3-8 低速RC発振制御レジスタ(SLWRC) (3ビット)

- ①低速/中速RC発振回路の動作停止/開始の制御を行います。
- ②低速RC発振クロックと中速RC発振クロックの切り替えを行います。
- ③CF発振回路のアンプサイズ切り替えを行います。CF発振ローアンプは消費電流低減化として、低電圧、CF=4MHz、システム分周=1/4~1/16などの動作条件時に効果を発揮します。

4-2-3-9 CF1/XT1, CF2/XT2汎用ポート入力制御レジスタ(XT2PC) (3ビットレジスタ)

- ①メインクロック発振回路の機能制御を行います。
- ②CF2/XT2端子の汎用出力(Nchオープンドレイン)の制御を行います。

4-2-3-10 周波数可変RC発振制御レジスタ(MRCR) (2ビットレジスタ)

- ①周波数可変RC発振回路の動作停止/開始の制御を行います。
- ②メインクロックの外部CF発振と周波数可変RC発振の切り替えを行います。

4-2-3-11 システムクロック分周制御レジスタ(CLKDIV) (3ビットレジスタ)

- ①システムクロック分周回路の制御を行います。
- 分周比は $\frac{1}{1}, \frac{1}{2}, \frac{1}{4}, \frac{1}{8}, \frac{1}{16}, \frac{1}{32}, \frac{1}{64}, \frac{1}{128}$ の設定が可能です。

システムクロック




図 4-2-1 システムクロック発生回路ブロック図

4-2-4 関連レジスタ

4-2-4-1 パワー制御レジスタ(PCODE) (3ビットレジスタ)

①動作モード(通常／ホールト／ホールド／X'talホールド)を設定する3ビットのレジスタです。

・各モードの突入方法／解除方法については「4.4 スタンバイ機能」を参照してください。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE07	HHHH H000	R/W	PCODE	-	-	-	-	-	XTIODE	PDN	IDLE

(ビット7～3)：存在しません。読むと“1”が読みれます。

XTIODE (ビット2) : X'talホールドモード設定フラグ

PDN (ビット1) : ホールドモード設定フラグ

XTIODE	PDN	動作モード
-	0	通常動作またはホールトモード
0	1	ホールドモード
1	1	X'talホールドモード

①これらのビットのセットは命令で行います。

・ホールドモードに入ると全ての発振(メインクロック、サブクロック、低速／中速RC／周波数可変RC)が停止し、関係するレジスタが下記の状態に変化します。

SLWRCレジスタのビット1が“1”になっている場合、SLWRCレジスタのビット0がセットされ、OCRレジスタのビット4, 5がクリアされます。

SLWRCレジスタのビット1が“0”になっている場合、OCRレジスタのビット1, 4, 5がクリアされます。

- ・ホールドモード復帰時、SLWRC、OCRレジスタの状態により低速RC発振または中速RC発振が動作を開始しシステムクロックとなります。また、メインクロックとサブクロックもホールド突入前の状態になります。
- ・X'ta1ホールドモードに入るとX'ta1以外の発振(メインクロック、低速／中速RC／周波数可変RC)が停止するが、OCRレジスタは変化しません。
- ・通常X'ta1ホールドモードは、低消費電流時計カウント用に使うので、突入前にシステムクロックをサブクロックに切り替え、低速／中速RC／周波数可変RC発振を停止したほうがより低消費電流となります。

②XTIDLEのクリアは命令で行います。

③PDNのクリアは、ホールド解除信号(INT0, INT1, INT2, INT4, INT5,

POINT)の発生、またはリセット信号で行われます。

④PDNがセットされると自動的にビット0もセットされます。

IDLE(ビット0):ホルトモード設定フラグ

①このビットをセットするとホルトモードに入れます。

②ビット1がセットされると自動的にこのビットもセットされます。

③インタラプト要求の受付、またはリセット信号でこのビットはクリアされます。

4-2-4-2 発振制御レジスタ(OCR) (8ビットレジスタ)

①発振回路の動作制御、システムクロックの選択、CF1／XT1, CF2／XT2端子のデータの読み込みを行う8ビットのレジスタです。読み出し専用のビット3, 2以外は読み／書き可能です。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE0E	0000 XX00	R/W	OCR	CLKSGL	EXTOSC	CLKCB5	CLKCB4	XT2IN	XT1IN	RCSTOP	CFSTOP

CLKSGL(ビット7):クロック分周選択

①このビットが“1”的時、ビット4, 5で選択されたクロックを直接システムクロックとして使用します。

②このビットが“0”的時、ビット4, 5で選択されたクロック周波数の $\frac{1}{2}$ のクロックをシステムクロックとして使用します。

EXTOSC(ビット6):CF1／XT1, CF2／XT2機能制御

①このビットが“1”で、CFSTOP(ビット0)が“1”的時、CF1／XT1, CF2／XT2端子がサブクロック発振用の端子になり、水晶発振子(標準32.768kHz)と容量、ダンピング抵抗を接続することにより発振可能になります。また、この時OCRレジスタを読むと、ビット3ではCF2／XT2端子のデータが読み、ビット2ではCF1／XT1端子のデータが読み込まれず“0”が読みられます。

②このビットが“0”で、XT2PC(ビット3)が“1”的時、CF1／XT1, CF2／XT2端子がメインクロック発振用の端子になり、セラミック発振子と容量、帰還抵抗、ダンピング抵抗を接続することにより発振可能になります。メインクロック発振の動作と停止はCFSTOP(ビット0)で制御します。また、XT2PC(ビット3)が“0”的時、OCRレジスタを読むと、ビット3ではCF2／XT2端子のデータが読み、ビット2ではCF1／XT1端子のデータが読みます。

システムクロック

CLKCB5(ビット5) : システムクロック選択

CLKCB4(ビット4) : システムクロック選択

① CLKCB5, CLKCB4で、システムクロックの選択を行います。

② リセット時、ホールドモード突入時、CLKCB5, CLKCB4はクリアされます。

CLKCB5	CLKCB4	システムクロック
0	0	内蔵低速／中速RC発振
0	1	メインクロック
1	0	サブクロック
1	1	メインクロック

XT2IN(ビット3) : CF2／XT2端子データ(読み出し専用)

XT1IN(ビット2) : CF1／XT1端子データ(読み出し専用)

① EXTOSC(ビット6)の値によりXT1INで読めるデータが下表のように変わります。

RCSTOP(ビット1) : 内蔵中速RC発振回路制御

① このビットが“1”的時、内蔵中速RC発振回路は停止します。

② このビットが“0”的時、内蔵中速RC発振回路は動作します。

③ リセット時、このビットはクリアされ発振可能になります。

④ ホールドモード突入時、このビットはSLWRCレジスタのビット1の状態により下記となります。

SLWRCレジスタのビット1が“1”的場合、このビットは変化しません。

SLWRCレジスタのビット1が“0”的場合、このビットはクリアされホールドモード復帰後発振を開始しシステムクロックとなります。

CFSTOP(ビット0) : メインクロック発振回路制御

① このビットが“1”的時、メインクロック発振回路は停止します。

② このビットが“0”的時、メインクロック発振回路は動作します。

③ リセット時、このビットとXT2PCレジスタのビット3はクリアされCF1／XT1, CF2／XT2端子は入力端子となります。

OCRレジスタ		XT2PCレジスタ XTCFSEL	CF1／XT1, CF2／XT2の状態	OCRレジスタ(FEOEH)	
EXTOSC	CFSTOP			XT2IN	XT1IN
X	0	1	メインクロック発振動作	CF2／XT2 端子データ	CF1／XT1 端子データ
0	1	1	メインクロック発振停止	不定	不定
1	1	X	サブクロック発振動作	CF2／XT2 端子データ	0が読まれる
X	0	0	汎用入力	CF2／XT2 端子データ	CF1／XT1 端子データ
0	1	0	汎用入出力	CF2／XT2 端子データ	CF1／XT1 端子データ

4-2-4-3 低速RC発振制御レジスタ(SLWRC) (3ビットレジスタ)

① 低速／中速RC発振回路の動作制御とCF発振回路のアンプサイズ切り替えを行う3ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE7C	HHHH H000	R/W	SLWRC	-	-	-	-	-	CFLAMP	SLRCSEL	SLRCSTAT

(ビット7～3) : 存在しません。読むと“1”が読れます。

CFLAMP(ビット2) : CF発振アンプサイズ切り替え制御

- ①このビットが“1”的時、CF発振回路はローイングアンプサイズが選択されます。
 - ②このビットが“0”的時、CF発振回路はノーマルアンプサイズが選択されます。
- * 切り替え時には手順が必要となるため4-2-5を参照ください。

SLRCSEL(ビット1) : 内蔵低速／中速RC発振クロック切り替え制御

- ①このビットが“1”的時、内蔵低速RC発振のクロックが選択されます。
- ②このビットが“0”的時、内蔵中速RC発振のクロックが選択されます。

SLRCSTAT(ビット0) : 内蔵低速RC発振回路制御

- ①このビットが“1”的時、内蔵低速RC発振回路は動作します。
- ②このビットが“0”的時、内蔵低速RC発振回路は停止します。
- ③リセット時、このビットはクリアされます。
- ④ホールドモード突入時、SLRCSELのビット1の状態により下記となります。
SLRCSELのビット1が“1”的場合、このビットはセットされホールドモード復帰後発振を開始しシステムクロックとなります。
SLRCSELのビット1が“0”的場合、このビットは変化しません。

4-2-4-4 CF1/XT1, CF2/XT2汎用ポート入力制御レジスタ(XT2PC) (8ビットレジスタ)

①CF1/XT1, CF2/XT2端子の汎用入力の制御を行う3ビットのレジスタです

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE43	HHHH 0H00	R/W	XT2PC	-	-	-	-	XTCFSEL	-	XT2DR	XT2DT

(ビット7～4、2) : 存在しません。読むと“1”が読れます。

XTCFSEL(ビット3) : CF1/XT1, CF2/XT2入力制御

- ①このビットとEXTOSC(OCR: FEOEH レジスタのビット6)、CFSTOP(OCR: FEOEH レジスタのビット0)の設定によりCF1/XT1, CF2/XT2端子はメインクロック／サブクロック／汎用入力ポートが切り替わります。(詳細は「4-2-4-2 発振制御レジスタ」を参照してください。)

XT2DR(ビット1) : CF2/XT2入出力制御

XT2DT(ビット0) : CF2/XT2出力データ

レジスタデータ		CF2/XT2の状態	
XT2DT	XT2DR	入力	出力
0	0	可能	オープン
1	0	可能	オープン
0	1	可能	LOW
1	1	可能	オープン

注意：汎用出力ポートとして機能させるためには、XTCFSEL(XT2PC: FE43H レジスタのビット3) = “0”、CFSTOP(OCR: FEOEH レジスタのビット0) = “1”、EXTOSC(OCR: FEOEH レジスタのビット6) = “0”に設定する必要があります。

システムクロック

4-2-4-5 周波数可変RC発振制御レジスタ(MRCR) (2ビットレジスタ)

①周波数可変RC発振回路の動作制御、メインクロックの選択を行う2ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE0D	00HH HHHH	R/W	MRCR	MRCSEL	MRCST	-	-	-	-	-	-

MRCSEL(ビット7) : 周波数可変RC発振クロック選択

①このビットが“1”の時、周波数可変RC発振がメインクロックに選択されます。

OCRレジスタの設定でメインクロックがシステムクロック選択されている場合、周波数可変RC発振クロックがシステムクロックとなります。

②このビットが“0”の時、周波数可変RC発振はメインクロックに選択されません。CFがメインクロックとなります。

③このビットはホールドモード突入時クリアされます。

MRCST(ビット6) : 周波数可変RC発振開始制御

①このビットが“1”的時、周波数可変RC発振回路と基準電圧発生回路は動作を開始します。

②このビットが“0”的時、周波数可変RC発振回路は停止します。

③このビットはホールドモード突入時クリアされます。

(ビット5～0) : 存在しません。読むと“1”が読みられます。

注意：周波数可変RC発振回路が“発振停止”状態から“発振許可”状態となった後、100 μsec以上の発振安定時間を設けてからシステムクロックを切り替えてください。

4-2-4-6 システムクロック分周制御レジスタ(CLKDIV) (3ビットレジスタ)

①システムクロック分周制御を行います。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE0C	HHHH H000	R/W	CLKDIV	-	-	-	-	-	CLKDV2	CLKDV1	CLKDV0

(ビット7～3) : 存在しません。読むと“1”が読みられます。

CLKDV2(ビット2) :
CLKDV1(ビット1) :
CLKDV0(ビット0) : } システムクロックの分周比を設定します。

CLKDV2	CLKDV1	CLKDV0	分周比
0	0	0	$\frac{1}{1}$
0	0	1	$\frac{1}{2}$
0	1	0	$\frac{1}{4}$
0	1	1	$\frac{1}{8}$
1	0	0	$\frac{1}{16}$
1	0	1	$\frac{1}{32}$
1	1	0	$\frac{1}{64}$
1	1	1	$\frac{1}{128}$

4-2-5 CF発振アンプサイズ切り替えの具体例

①システムクロックの状態

- ・システムクロックはCF発振(メイン)以外の状態にします。

②CF発振のアンプサイズをローインプに切り替え

- ・低速RC発振制御レジスタのCFLAMP(ビット2)=1に設定します。

③CF発振安定時間待ち

- ・半導体データシートに記載されているCF発振安定時間を待ちます。

④CF発振確認(低電圧時は特に使用することを推奨します)

- ・CF発振監視機能を用いて発振していることを確認します。

⑤システムクロック切り替え

- ・発振制御レジスタのCLKCB4(ビット4)=1、CLKCB5(ビット5)=0に設定し、システムクロックをCF発振(メイン)に切り替えます。

注意:システムクロックがCF発振(メイン)の状態で、CF発振のアンプサイズを切り替えないでください。切り替えを行うと切り替え時に発振が不安定となり、システムの誤動作を引き起します。

注意:CF発振のローインプを使用する場合には、ノーマルアンプと動作電圧範囲が異なりますので、半導体データシートを必ずご確認ください。

CF発振監視

4-3 CF発振(メインクロック)監視機能

4-3-1 概要

CF発振監視モニタ機能はシステムクロックをメインクロックのCF発振に切り替える際、CF発振回路が正常発振しているか確認する機能です。これにより、CF発振回路に何らかの異常が発生しても、システムのデッドロックやシステム誤動作を回避することが可能となります。

4-3-2 機能

①メインクロック発振カウンタ

- CF発振回路の状態を監視するための9ビットのバイナリ・カウンタがあります。

②CF発振監視モニタレジスタ

- CF発振の監視を開始／停止／動作確認が行えます。

③CF発振監視モニタ制御を行うには、次に示す特殊機能レジスタを操作する必要があります。

- CFLVM

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE57	HHH0 HH00	R/W	CFLVM	-	-	-	CFMON	-	-	FIX0	PWMP2SL

4-3-3 回路構成

回路構成は、CF発振を監視する9ビットのバイナリ・カウンタとこれを制御するCF発振監視モニタレジスタ(CFLVM)から構成されています。CF発振監視モニタレジスタのモニタビットをセットすると、9ビットのバイナリ・カウンタがCF発振クロックによりカウントアップします。CF発振が正常発振しているとカウンタのオーバーフローにより、モニタビットがリセットされ正常発振していることを確認できます。

4-3-4 関連レジスタ

4-3-4-1 CF発振監視モニタレジスタ(CFLVM) (3ビットレジスタ)

- CF発振監視モニタ動作を制御する3ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE57	HHH0 HH00	R/W	CFLVM	-	-	-	CFMON	-	-	FIX0	PWMP2SL

(ビット7～5, 3, 2)：存在しません。読むと“1”が読れます。

CFMON(ビット4) : CF発振監視モニタ制御

このビットを1にセットするとCF発振監視が開始され、CF発振が正常発振をしていると0にリセットされます。途中でCF発振監視を停止する場合には0にリセットします。CF発振をカウントする時間は下記で行われます。

$$\text{CF監視カウント時間} = \text{源発振周期} \times 512$$

FIX0(ビット1) : 固定ビット。

“0”固定で使用します。

PWMP2SL(ビット0) : PWM4, 5の出力ポートの制御を行います。

※詳細は「3-14 PWM4/PWM5」を参照ください。

4-3-5 CF発振監視動作の具体例

①電源投入時、システムリセット時、ホールドモード復帰時

- ・システムクロックが中速RCまたは低速RC発振に切り替わり動作を開始します。

②CF発振回路の発振開始時間

- ・メインクロックのCF発振回路が発振を安定に開始するまで数 ms～数十 ms 待ちます。

③CF発振監視モニタ開始設定とポーリング

- ・CF発振監視モニタレジスタ(CFLVM)のCFMON(ビット4)を1にします。
- ・このCFMON(ビット4)をポーリングし正常発振をしていれば、源発振周期×512の時間で0にリセットされます。
- ・正常発振を確認しても③を何度か繰り返すことを推奨します。正常発振を確認できない場合にはセットアップリケーションにより発振異常としてのエラー処理、③の処理を継続、その他の処理を行います。

④システムクロックをメインクロック発振のCF発振に切り替え

※次のアプリケーション処理へ

4-4 スタンバイ機能

4-4-1 概要

本シリーズは、停電時やプログラム待機中の消費電流を低減するために、ホルト、ホールド、X'talホールドと呼ばれる3つのスタンバイモードがあります。スタンバイ状態では、命令の実行は停止します。

4-4-2 機能

①ホルトモード

- ・命令の実行は停止しますが、周辺回路は動作を継続します(注1)。
- ・PCONレジスタのビット0をセットすることにより、ホルトモードに入ります。
- ・リセットまたは割り込み要求の受付により、PCONレジスタのビット0がクリアされ、通常動作モードに復帰します。

②ホールドモード

- ・全ての発振が停止します。命令の実行が停止し、周辺回路も動作を停止します(注1, 2)。
- ・PCONレジスタのビット2="0"で、ビット1をセットすることにより、ホールドモードに入ります。この時、PCONレジスタのビット0(ホルトモード設定フラグ)も自動的にセットされます。
- ・リセットまたはホールド解除信号(INT0, INT1, INT2, INT4, INT5, ポート0割り込み)の発生により、PCONレジスタのビット1がクリアされ、ホルトモードに移行します。

③X'talホールドモード

- ・サブクロック以外の発振が停止します。命令の実行が停止し、ベースタイマを除く周辺回路が動作を停止します(注1, 2)。
- ・PCONレジスタのビット2="1"で、ビット1をセットすることにより、X'talホールドモードに入る。この時、PCONレジスタのビット0(ホルトモード設定フラグ)も自動的にセットされます。
- ・リセットまたはホールド解除信号(ベースタイマ割り込み, INT0, INT1, INT2, INT4, INT5, ポート0割り込み)の発生により、PCONレジスタのビット1がクリアされ、ホルトモードに移行します。

(注1) 低速RC発振は、ウォッチドッグタイマからも直接発振が制御され、スタンバイモード時の発振の制御も行われます。詳しくは「4-6 ウォッチドッグタイマ」を参照してください。

(注2) ADコンバータの変換動作中にホールドモード、X'talホールドモードに設定しないでください。必ず、ADSTART(ADCRCレジスタのビット2)が"0"になったことを確認してから各モードに設定してください。

4-4-3 関連レジスタ

4-4-3-1 パワー制御レジスタ(PCON) (3ビットレジスタ)

①動作モード(通常／ホルト／ホールド／X'talホールド)を設定する3ビットのレジスタです。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE07	HHHH H000	R/W	PCON	-	-	-	-	-	X'tal	PDN	IDLE

(ビット7～3)：存在しません。読むと“1”が読みれます。

X'TIDLE(ビット2)：X'talホールドモード設定フラグ

PDN(ビット1)：ホールドモード設定フラグ

X'TIDLE	PDN	動作モード
-	0	通常動作またはホルトモード
0	1	ホールドモード
1	1	X'talホールドモード

①これらのビットのセットは命令で行います。

- ホールドモードに突入すると全ての発振(メインクロック／サブクロック／低速／中速／周波数可変RC)が停止し、関係するレジスタが下記のようになります。

SLWRCレジスタのビット1が“1”になっている場合、SLWRCレジスタのビット0がセットされ、OCRレジスタのビット4, 5がクリアされます。

SLWRCレジスタのビット1が“0”になっている場合、OCRレジスタのビット1, 4, 5がクリアされます。

- ホールドモード復帰時、SLWRC、OCRレジスタの値により中速RC発振または低速RCは発振を開始しシステムクロックとなります。また、メインクロックとサブクロックはホールドモード突入前の状態となり、周波数可変RCは発振を停止します。

- X'talホールドモードに突入するとサブクロック以外の発振(メインクロック／低速／中速／周波数可変RC)は停止するが、OCR, SLWRC, MRCRレジスタは変化しません。

- X'talホールドモード復帰時、メインクロックと周波数可変RCの発振安定時間がとれないので、X'talホールドモード突入時のシステムクロックはサブクロックまたは低速／中速RCのいずれかにする必要があります。

- 通常X'talホールドモードは、低消費電流時計カウントに使用するため、突入前にシステムクロックをサブクロックに切り替え、低速／中速／周波数可変RC発振を停止したほうがより低消費電流となります。

②XTIDLEのクリアは命令で行います。

③PDNのクリアは、ホールドモード解除信号(ベースタイマ, INT0, INT1, INT2, INT4, INT5, ポート0割り込み)の発生、またはリセット信号で行われます。

④PDNがセットされると自動的にビット0もセットされます。

IDLE(ビット0)：ホルトモード設定フラグ

①このビットをセットするとホルトモードに入れます。

②ビット1がセットされると自動的にこのビットもセットされます。

③インターフラップ要求の受付、またはリセット信号でこのビットはクリアされます。

スタンバイ

表 4-4-1 スタンバイ動作

項目／モード	リセット状態	ホルトモード	ホールドモード	X'talホールドモード
突入条件	<ul style="list-style-type: none"> RES 信号印加 低電圧検知によるリセット発生 ウォッチドッグタイマでのリセット発生 	PCONレジスタ ビット1=“0” ビット0=“1”	PCONレジスタ ビット2=“0” ビット1=“1”	PCONレジスタ ビット2=“1” ビット1=“1”
突入後、変化するデータ	別表の示すように初期化される。 (ウォッチドッグタイマによるリセットの場合、WDTCNTレジスタのビット7がセットされる)	WDTCNTレジスタのビット4／3=“0／1”的場合、WDTCNTレジスタのビット5がクリアされる。	<ul style="list-style-type: none"> WDTCNTレジスタのビット4／3=“0／1”的場合、WDTCNTレジスタのビット5がクリアされる。 PCONのビット0が“1”になる。 SLWRCレジスタ(FE7C)ビット1がリセットされている場合 OCRレジスタ(FEOE)のビット5, 4, 1がクリアされる。 SLWRCレジスタ(FE7C)ビット1がセットされている場合 SLWRCレジスタ(FE7C)のビット0がセットされ、OCRレジスタ(FEOE)のビット5, 4がクリアされる。 	<ul style="list-style-type: none"> WDTCNTレジスタのビット4／3=“0／1”的場合、WDTCNTレジスタのビット5がクリアされる。 PCONのビット0が“1”になる。
メインクロック発振	停止	突入時の状態	停止	停止
内蔵低速RC発振	停止	突入時の状態(注1)	停止(注1)	停止(注1)
内蔵中速RC発振	動作	突入時の状態	停止	停止
サブクロック発振	停止	突入時の状態	停止	突入時の状態
周波数可変RC発振	停止	突入時の状態	停止	停止
CPU	初期化される	停止	停止	停止
I/O端子状態	表4-4-2参照	←	←	←
RAM	<ul style="list-style-type: none"> RES の場合: 不定 低電圧検知の場合: 不定またはデータ保持(電源電圧に依存) ウォッチドッグタイマリセットの場合: データ保持 	データ保持	データ保持	データ保持
ベースタイマ	停止	突入時の状態	停止	突入時の状態
ベースタイマ以外の周辺モジュール	停止	突入時の状態(注2)	停止	停止
復帰条件	突入条件の解消	<ul style="list-style-type: none"> 割り込み要求の受付 リセット突入条件の成立 	<ul style="list-style-type: none"> INT0～2, 4, 5またはポート0からの割り込み要求発生 リセット突入条件の成立 	<ul style="list-style-type: none"> INT0～2, 4, 5, ポート0, ベースタイマからの割り込み要求発生 リセット突入条件の成立
復帰先	通常動作モード	通常動作モード(注2)	ホルトモード(注2)	ホルトモード(注2)
復帰後に変化するデータ	なし	PCONレジスタのビット0=“0”となる	PCONレジスタのビット1=“0”となる	PCONレジスタのビット1=“0”となる

(注 1) 低速RC発振は、ウォッチドッグタイマからも直接発振が制御され、スタンバイモード時の発振の制御も行われます。詳しくは「4-6 ウォッチドッグタイマ」を参照してください。

(注 2) リセット突入条件の成立で復帰した場合、リセット状態に移行します。

表 4-4-2 モードによる端子状態(本シリーズの場合)

端子名	リセット時	通常動作時	HALT時	HOLD時	HOLD解除時
RES	・入力端子	←	←	←	←
CF1/XT1	・プルダウン出力。 ・発振は開始しない。 リセット解除後、 ・入力端子 ・発振は開始しない。 ・CF 用帰還抵抗、 XT 用帰還抵抗 は共にオフ。	・レジスタ XT2PC(FE43H) の bit3 で CF 発振用インバータの入力／汎用入力を制御。 ・レジスタ OCR(FE0EH) で発振可能／停止を制御。 ・CF1,CF2 の間に帰還抵抗はプログラムで制御。	←	・CF 発振用インバータ の入力／汎用入力 は、ホールド突入時の 状態。 ・CF1,CF2 の間に帰還 抵抗はホールド突入 時の状態。	・ホールドモード突入 時の状態。
CF2/XT2	・ハイインピーダンス ・発振は開始しない。 リセット解除後、 ・入力端子 ・発振は開始しない。 ・CF 用帰還抵抗、 XT 用帰還抵抗 は共にオフ。	・レジスタ XT2PC(FE43H) の bit3 で CF 発振用インバータの入力／汎用入力を制御。 ・レジスタ OCR(FE0EH) で発振可能／停止を制御。 ・CF1,CF2 の間に帰還抵抗はプログラムで制御。	←	・CF 発振用インバータ の出力／汎用入出力 は、ホールド突入時の 状態。 ・CF1,CF2 の間に帰還 抵抗はホールド突入 時の状態。	・ホールドモード突入 時の状態。
P00-P07	・入力モード ・プルアップ抵抗オフ	・入力／出力／プルアップ抵抗はプログラムで制御。	←	←	←
P10-P17	・入力モード ・プルアップ抵抗オフ	・入力／出力／プルアップ抵抗はプログラムで制御。	←	←	←
P20-P21	・入力モード ・プルアップ抵抗オフ	・入力／出力／プルアップ抵抗はプログラムで制御。	←	←	←
P30-P31	・入力モード ・プルアップ抵抗オフ	・入力／出力／プルアップ抵抗はプログラムで制御。	←	←	←
P70	・入力モード ・プルアップ抵抗オフ	・入力／出力／プルアップ抵抗はプログラムで制御。	・入力モード ・プルアップ抵抗オフ	←	・通常動作時と同じ。
P71-P73	・入力モード ・プルアップ抵抗オフ	・入力／出力／プルアップ抵抗はプログラムで制御。	←	←	←

スタンバイ




図 4-4-1 スタンバイモード遷移

4-5 リセット機能

4-5-1 概要

リセット機能とは、電源投入時や動作中にマイクロコンピュータを初期化する機能です。

4-5-2 機能

本シリーズは、次の3つの機能を持っています。

① RES 端子による外部リセット機能

RES 端子に「L」レベルを $200[\mu s]$ 以上印加することで、確実にリセットがかかります。しかし、わずかな幅 ($200[\mu s]$ 以内) の「L」レベルが印加されてもリセットがかからることがあるので注意が必要です。

RES 端子に適正な時定数を外付けすることにより、電源投入時のリセットとして使用できます。

② 内蔵リセット機能

電源の初期投入時にリセットをかけるパワーオンリセット(POR)機能と電源電圧が低下した時にリセットをかける低電圧検知リセット(LVD)機能があります。パワーオンリセットの解除レベルと低電圧検知リセット機能を【許可】使用する／【禁止】使用しないと検知レベルをオプションにて選択できます。

③ ウオッチドッグタイマによるリセット機能

ウォッチドッグタイマは、内蔵低速RC発振またはサブクロックにより、一定時間毎にリセットを発生させることができます。

リセット回路の構成例を図4-5-1に示します。リセット端子の外付け回路は内蔵リセット機能オプションを【禁止】し外部パワーオンリセット回路を構成した場合の一例です。




図 4-5-1 リセット回路 ブロック図

リセット

4-5-3 リセット時の状態

RES 端子、内蔵リセット回路、ウォッチドッグからのリセットが発生すると、システムクロックに同期したリセット信号により、各ハードウェアが初期化されます。

リセットがかかるとシステムクロックは内蔵中速RC発振に切り替わるため、電源投入時でも直ちにハードウェアの初期化が行われます。メインクロック発振が安定するのを待って、システムクロックをメインクロックに切り替えます。リセット時、プログラムカウンタの初期値は、ユーザオプション設定により選択したプログラムスタートアドレスになります。また、各特殊機能レジスタ(SFR)の初期値は、APPENDIX(A-I)スペシャルファンクションレジスタ(SFR)マップに示す値となります。

<注意点>

- ・スタックポインタの初期値は0000Hとなります。
- ・データRAMの内容はリセットで初期化されることはありません。よって、電源投入時はRAMの内容が「不定」となっていますので注意が必要です。
- ・内蔵リセット機能を使用する場合、リセット端子には使用条件に合わせた外付け回路を構成する必要がありますので、必ず「4-7 内蔵リセット機能」の各リセット機能の動作仕様、回路構成、注意点・留意点をご確認ください。

4-6 ウオッチドッグタイマ(WDT)

4-6-1 概要

本シリーズは、次の機能を持ったウォッチドッグタイマ(WDT)を備えています。

- ① 内蔵低速RC発振クロック／サブクロックにより動作するタイマのオーバーフローで内部リセット発生可能
 - ② スタンバイモード時の動作を3種類(カウント動作継続／動作停止／カウント値を保持してカウント動作停止)から選択可能
- ※ウォッチドッグタイマ(WDT)は、プログラムの暴走を検知する機能です。システムの信頼性向上のために、使用されることをお薦めします。

4-6-2 機能

① ウォッチドッグタイマ機能

- ・WDTクロック(内蔵低速RC発振クロックまたはサブクロックから選択)によって、17ビットのアップカウンタ(WDTCT)が動作し、ウォッチドッグタイマ制御レジスタ(WDTCNT)で選択されたオーバーフロー時間(8種類から1つを選択)に達すると、WDTリセット(内部リセット)を発生します。この時、WDTリセット検出フラグ(WDTRSTF)がセットされます。WDTCTはプログラムによりクリアできますので、定期的にWDTCTをクリアするようにプログラムを作成します。
- ・WDTクロックに内蔵低速RC発振クロックを選択してWDTの動作を開始した場合、内蔵低速RC発振回路は、低速RC発振制御レジスタ(SLWR)とWDTの両方から制御されます。発振制御を独立して行うため、プログラムの暴走によってシステムクロックが停止するようなことがあってもWDTの動作は継続され、暴走の検出が可能となります。
- ・WDTクロックにサブクロックを選択してWDTの動作を開始した場合、発振制御レジスタ(OCR)のXT1, XT2機能制御ビット(EXTOSC)によるサブクロック発振停止またはホールドモード突入によるサブクロック発振停止の検出により、WDTリセットを発生します。この時、WDTRSTFがセットされます。

② スタンバイモード時の動作

スタンバイモード時のWDTの動作を“カウント動作継続”, “動作停止”, “カウント値を保持してカウント動作停止”の3種類から選択できます。この内の“カウント動作継続”を選択した状態で、WDTクロックに内蔵低速RC発振クロックを選択すると、スタンバイモード時でも内蔵低速RC発振回路が発振を続けますので、数十 μ Aの動作電流が常時流れます(詳細は「半導体データシート」を参照してください)。

③ ウォッチドッグタイマ(WDT)を制御するには、次に示す特殊機能レジスタを操作する必要があります。

- ・WDTCNT

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE79	0000 0000	R/W	WDTCNT	WDTRSTF	WDTCKSL	WDTRUN	IDLOP1	IDLOP0	WDTSL2	WDTSL1	WDTSL0

4-6-3 回路構成

4-6-3-1 WDT制御レジスタ(WDTCNT) (8ビットレジスタ)

- ① WDTリセット検出フラグ、スタンバイモード時の動作選択、オーバーフロー時間選択、WDTの動作の制御を行います。

注意：外部RES端子への“Lレベル”印加や内蔵リセット(POR/LVD)機能によるリセットが発生した場合、WDTCNTは“00H”に初期化されます。WDTによるリセットが発生した場合、WDTCNTのビット6とビット4～0は初期化されません。

注意：WDTの動作を開始(WDTRUN=1)すると、WDTCNTへの書き込みは禁止されます。この時、「MOV #55H, WDTCNT」命令を実行するとWDTCTがクリアされ、カウント値“0”からカウント動作が再開されます(他の命令で“55H”を書き込んでもWDTCTはクリアされません)。

注意：内蔵低速RC発振回路は、WDTCKSL(WDTCNTのビット6) = “0”かつWDTRUN(WDTCNTのビット5) = “1”により発振を開始します。発振を開始すると、数十 μ Aの動作電流が流れます(詳細は「半導体データシート」を参照してください)。また、SLRCSTAT(SLWRのビット0) = “1”的設定でも発振を開始しますので、注意が必要です。

4-6-3-2 WDTカウンタ(WDTCT) (17ビットカウンタ)

- ① 動作開始／停止 : WDTRUN=1／WDTRUN=0またはWDTRUN=1かつIDLOP1～0(WDTCNTのビット4～3)=2の時にスタンバイモードへ突入
- ② カウントクロック : WDTクロック(内蔵低速RC発振クロックまたはサブクロックから選択)
- ③ オーバーフロー発生 : WDTCTのカウント値がWDTSL2～0(WDTCNTのビット2～0)で選択されたカウント値と一致した時
※ WDTリセットとWDTRUNクリア信号とWDTRSTF(WDTCNTのビット7)へのセット信号を発生
- ④ リセット : WDTRUN=0またはWDTRUN=1かつ「MOV #55H, WDTCNT」命令の実行

※ WDT動作の詳細は「図4-6-2」を参照してください。




図 4-6-1 ウオッチドッグタイマブロック図

WDT




図 4-6-2 ウオッチドッグタイマの動作波形例

4-6-4 関連レジスタ

4-6-4-1 WDT制御レジスタ(WDTCNT)

- ① WDTリセット検出フラグ、スタンバイモード時の動作選択、オーバーフロー時間選択、WDTの動作の制御を行います。

アドレス	初期値	R/W	名前	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE79	0000 0000	R/W	WDTCNT	WDTRSTF	WDTCKSL	WDTRUN	IDLOP1	IDLOP0	WDTS2	WDTS1	WDTS0

WDTRSTF(ビット7): WDTリセット検出フラグ

外部 RES 端子への“Lレベル”印加や内蔵リセット(POR/LVD)機能によるリセットが発生した場合、このビットはクリアされます。

WDTによるリセットが発生した場合、このビットはセットされます。このフラグは命令で書き換え可能です。

WDTCKSL(ビット6) : WDTCT入力クロック選択

WDTCKSL	WDTCT入力クロック
0	内蔵低速RC発振クロック
1	サブクロック

WDTRUN(ビット5) : WDT動作制御

このビットが“0”の時、WDTは動作を停止します。

このビットが“1”の時、WDTは動作を開始します。

IDLOP1(ビット4) :
IDLOPO(ビット3) : } スタンバイモード時の動作選択

IDLOP1	IDLOPO	スタンバイモード時の動作
0	0	カウント動作継続
0	1	動作停止
1	0	カウント値を保持してカウント動作停止
1	1	カウント動作継続

※各動作モードの詳細は「図4-6-2」を参照してください。

WDTSL2(ビット2) :
WDTSL1(ビット1) :
WDTSL0(ビット0) : } オーバーフロー時間選択

WDTSL2	WDTSL1	WDTSL0	WDTCT設定カウント数とオーバーフロー発生時間例		
			カウント数	低速RCクロック	サブクロック
0	0	0	1024	10. 24ms	31. 25ms
0	0	1	2048	20. 48ms	62. 50ms
0	1	0	4096	40. 96ms	125. 0ms
0	1	1	8192	81. 92ms	250. 0ms
1	0	0	16384	163. 8ms	500. 0ms
1	0	1	32768	327. 6ms	1. 000s
1	1	0	65536	655. 3ms	2. 000s
1	1	1	131072	1. 310s	4. 000s

※表の“低速RCクロック”は、内蔵低速RC発振周波数が100kHz(typ.)時のWDTCTオーバーフロー発生までにかかる時間となります。内蔵低速RC発振周波数にはバラツキがありますので、詳細は「半導体データシート」を確認してください。

※表の“サブクロック”は、32.768kHzのXTAL発振を使用した時のWDTCTオーバーフロー発生までにかかる時間となります。

注意：外部RES端子への“Lレベル”印加や内蔵リセット(POR/LVD)機能によるリセットが発生した場合、WDTCNTは“00H”に初期化されます。WDTによるリセットが発生した場合、WDTCNTのビット6とビット4～0は初期化されません。

WDT

注意：WDTの動作を開始(WDTRUN=1)すると、WDTCNTへの書き込みは禁止されます。この時、「**MOV #55H, WDTCNT**」命令を実行するとWDTCTがクリアされ、カウント値“0”からカウント動作が再開されます(他の命令で“55H”を書き込んでもWDTCTはクリアされません)。

注意：内蔵低速RC発振回路は、WDTCKSL=“0”かつWDTRUN=“1”により発振を開始します。発振を開始すると、数十 μ Aの動作電流が流れます(詳細は「半導体データシート」を参照してください)。また、SLRCSTAT(SLWRDのビット0)=“1”的設定でも発振を開始しますので、注意が必要です。

4-6-5 ウオッチドッグタイマの使い方

定期的にウォッチドッグタイマをクリアする命令が実行されるようにプログラムを作成します。

① ウォッチドッグタイマの動作開始

- 1) WDTリセット発生までにかかる時間をWDTCKSL(WDTCNTのビット6)とWDTSL2~0(WDTCNTのビット2~0)に設定します。
- 2) スタンバイモード(ホルト／ホールド／X'talホールド)時のウォッチドッグタイマの動作をIDLOP1~0(WDTCNTのビット4~3)に設定します。
- 3) 1)、2)の設定後、WDTRUN(WDTCNTのビット5)に“1”を書き込みます。

WDTRUNに“1”を書き込むことで、ウォッチドッグタイマの機能が働き始めます。一度動作が始まると、WDTCNTへの書き込みは禁止され、WDTCTのクリアとWDTCNTの読み出しのみが可能になり、命令による停止はできません。ウォッチドッグタイマの機能が停止するのは、外部RES端子への“Lレベル”印加や内蔵リセット(POR/LVD)機能によるリセットが発生した場合またはIDLOP1~0=“1”的状態でスタンバイモードに入った場合です。この場合、WDTRUNがクリアされます。

② WDTCTのクリア

ウォッチドッグタイマが動作を開始すると、WDTCTがカウントアップします。このWDTCTがオーバーフローするとWDTリセットを発生します。通常のプログラム動作を行うには、WDTCTがオーバーフローする前に定期的にクリアする必要があります。動作中のWDTCTのクリアには、次の命令を使用してください。

MOV #55H, WDTCNT

③ 暴走検出

定期的に前述の命令を実行しないと、ウォッチドッグタイマはクリアされないので、WDTCTがオーバーフローします。オーバーフローが起こるとプログラムが暴走したと判断され、WDTリセットを発生します。この時、WDTRSTF(WDTCNTのビット7)がセットされます。WDTリセット発生後、プログラムを0000H番地から再実行します(フラッシュROM版では、オプションで選択されたスタート番地から再実行します)。

4-6-6 ウオッチドッグタイマ使用上の注意点

- ① WDTクロックに内蔵低速RC発振クロックを選択している場合 (WDTCKSL=0)
- ・内蔵低速RC発振クロックをシステムクロックに使用しない場合、SLRCSTAT(SLWRCSのビット0) = “0”を設定してください(内蔵低速RC発振回路は、発振開始／停止をウォッチドッグタイマ側からも制御されます)。SLRCSTAT(SLWRCSのビット0) = “1”的場合、IDLOP1~0 = “1”または“2”的設定でウォッチドッグタイマが動作していても、ホールドモード時に内蔵低速RC発振回路が発振を続けます。
 - ・ホールドモードを使用して極低消費電力を実現する場合、IDLOP1~0 = “1”または“2”を設定して、ホールドモード時のウォッチドッグタイマの動作を停止しておく必要があります。IDLOP1~0 = “0”または“3”を設定した場合、ホールドモード時でも内蔵低速RC発振回路が発振を続けますので、数十 μ Aの動作電流が常時流れます。
 - ・IDLOP1~0 = “2”を選択してウォッチドッグタイマが動作している時、スタンバイモードに突入すると内蔵低速RC発振回路は発振を停止し、ウォッチドッグタイマはカウント動作を停止してカウント値を保持します。その後、スタンバイモードが解除されると、内蔵低速RC発振回路は発振を開始して、ウォッチドッグタイマはカウント動作を再開しますが、スタンバイモード解除から次のスタンバイモード突入までの期間が「低速RC発振クロック×4未満」であると、スタンバイモードに突入しても、内蔵低速RC発振回路が発振を停止しない場合があります。この時(スタンバイモード実行中)、ウォッチドッグタイマはカウント動作を停止していますが、内蔵低速RC発振回路は発振しているため、数十 μ Aの動作電流が流れます。
- セットの待機電力を落とすために、スタンバイモード解除から次のスタンバイモード突入までの期間を「低速RC発振クロック×4以上」の間隔を空けて実行するようにプログラムを作成してください(内蔵低速RC発振周波数にはバラツキがありますので、詳細は「半導体データシート」を確認してください)。
- ② WDTクロックにサブクロックを選択している場合 (WDTCKSL=1)
- ・WDTCKSL = “1”でウォッチドッグタイマを動作させる場合、EXTOSC(OCRのビット6) = “1”を設定後、プログラムによりサブクロックの発振安定時間を持ってから、ウォッチドッグタイマの動作を開始してください。
 - ・ウォッチドッグタイマの動作中に、EXTOSC(OCRのビット6) = “0”によるサブクロック発振停止またはホールドモード突入によるサブクロック発振停止を検出すると、プログラムが暴走したと判断され、WDTリセットを発生します。この時、WDTRSTFがセットされます。
- ※ このモードは、主に時計カウントを使用するアプリケーションにおいて、低消費電力を実現する場合に使用します。

4-7 内蔵リセット機能

4-7-1 概要

本シリーズは、内蔵リセット機能としてパワーオンリセット(POR)と低電圧検知リセット(LVD)を内蔵しています。この機能を使用することによって、外付けに必要であったリセット回路部品(リセットICなど)を削減できます。

4-7-2 機能

①パワーオンリセット(以下POR)機能

PORは電源投入時にリセットをかけるための機能です。この機能は低電圧検知リセット機能オプション【禁止】を選択した時のみオプションによりPOR解除レベルの選択が可能です。但し、電源投入時にチャタリングが入る場合や電源が瞬停するおそれのある場合には、下記の低電圧検知リセット機能オプションを併用するか、外付けにリセット回路を構成する必要があります。

②低電圧検知リセット(以下LVD)機能

POR機能との併用により電源投入時と電源低下時にリセットをかけることができます。この機能はオプションにより【許可】使用する／【禁止】使用しないの選択と検知レベルの選択が可能です。

4-7-3 回路構成

内蔵リセット回路は、POR, LVD, パルスストレッチャ回路、容量CRES放電トランジスタ、外付け容量CRES+プルアップ抵抗RRESまたはプルアップ抵抗RRESのみで構成されています。構成図を4-7-1項に示します。

・パルスストレッチャ回路

POR, LVDのリセット信号をストレッチする回路で、内部リセット期間のストレッチとリセット端子に外付けされた場合の容量CRESを放電するために使用します。ストレッチ時間は $30\ \mu s \sim 100\ \mu s$ です。

・容量CRES放電トランジスタ

リセット端子に外付けされた容量CRESを放電するためのNchトランジスタです。リセット端子に容量CRESを外付けしない場合には、プルアップ抵抗RRESのみ外付けし内部リセット信号のモニタを行うこともできます。

・オプション選択回路

LVDのオプションを設定する回路で、LVDを【許可】使用する／【禁止】使用しないの選択と検知レベルの選択をします。4-7-4項を参照ください。

・外付け容量CRES+プルアップ抵抗RRES

内蔵リセット回路のリセット信号が解除されてから、更に外付けのC, R時定数によりリセット期間をストレッチします。これにより、電源投入時に電源チャタリングなどが発生してもリセット突入／解除の繰り返しを回避できます。POR+LVD併用時は容量CRESとプルアップ抵抗RRESを外付けした、図4-7-1の回路構成を推奨します。推奨定数はCRES=0.022μF, RRES=510kΩです。但し、セット仕様によりリセット端子に容量CRESを外付けできない場合でも、プルアップ抵抗RRESを必ず外付けしてください。




図 4-7-1 内蔵リセット回路構成図

4-7-4 オプション

リセット回路オプションにはPORとLVDオプションがあります。

① LVDリセット機能オプション			
【許可】: 使用する		【禁止】: 使用しない	
② LVDリセットレベルオプション 選択オプション typ.値	VDD動作 min. 値 (*)	③ POR解除レベルオプション 選択オプション typ.値	VDD動作 min. 値 (*)
—	—	【1. 67V】	1. 8V~
【1. 91V】	2. 1V~	【1. 97V】	2. 1V~
【2. 01V】	2. 2V~	【2. 07V】	2. 2V~
【2. 31V】	2. 5V~	【2. 37V】	2. 5V~
【2. 51V】	2. 7V~	【2. 57V】	2. 7V~
【2. 81V】	3. 0V~	【2. 87V】	3. 0V~
【3. 79V】	4. 0V~	【3. 86V】	4. 0V~
【4. 28V】	4. 5V~	【4. 35V】	4. 5V~

* VDD動作 min. 値はオプションで選択したPOR解除レベル/LVDリセットレベルに対して、リセットがかからずに動作させることのできる下限値の目安を示します。

① LVDリセット機能オプション

【許可】を選択するとLVDリセットレベルオプションで選択された電圧でリセットがかかります。

(注1)この時の動作電流は全てのモードにおいて数 μ A常時流れます。

【禁止】を選択するとLVDリセットはかかりません。

(注2)この時の動作電流は全てのモードにおいて流れません。

* 詳細は4-7-5項のリセット回路の動作波形例を参照ください。

② LVDリセットレベルオプション

LVDリセット機能オプションで【許可】を選択した時のみLVDリセットレベルを7レベル選択できます。使用する動作条件に適した検知レベルを選択します。

③ POR解除レベルオプション

LVDリセット機能オプションで【禁止】を選択した時のみPOR解除レベルを8レベル選択できます。内蔵リセット回路を使用しない場合のPOR解除レベルは、保証動作電圧 min. に影響しない最低レベル(1. 67V)を選択してください。

(注3)この時の動作電流はPORがリセットを解除すると電流は流れません。


(注4)保証動作電圧 min.以下のPOR解除レベルを選択(1. 67V)する場合には、使用上の留意点がありますので4-7-6-②項を参照ください。

内蔵リセット

●選択参考例1

セット仕様によりVDD = 2.7Vまでリセットをかけずに動作させたいので、それに最適なLVDリセットレベルを選択したい。


LVDリセット機能オプションは【許可】を選択し、LVDリセットレベルは【2.51V】を選択します。



●選択参考例2

VDD = 2.7V / Tcyc = 250nsまでの動作保証となっているので、その条件で最適なLVDリセットレベルを選択したい。


LVDリセット機能オプションは【許可】を選択し、LVDリセットレベルオプションは【2.81V】を選択します。



●選択参考例3

外付けに3.0V検知のリセットICを使用するので、内部リセット回路は使用したくない。(4-7-7-①項を合わせてご参照ください)


LVDリセット機能オプションは【禁止】を選択し、POR解除レベルオプションは【1.67V】を選択します。



(注5)参考例に表記されている動作保証値(電圧／動作周波数)は使用する機種により異なりますので、必ず最新の半導体データシートを参照し適切な設定レベルを選択してください。


4-7-5 内蔵リセット回路の動作波形例

- ①PORのみ(LVD使用しない)の動作波形例
(リセット端子: プルアップ抵抗 RRESのみ)



- PORはトランジスタが駆動始めるまでの期間、不定領域(POUKS)が存在します。
- PORはVSSレベルから電源を立ち上げた時のみリセットが発生します。また、この時のリセット解除電圧には誤差が発生しますので、詳細は半導体データシートを参照ください。
- (a)のように電源がVSSレベルまで下がらない状態で電源が再投入された場合には、安定したリセットはかかりません。このケースが想定される場合には、②項のようにLVD機能を併用するか、外付けにリセット回路を構成してください。
- (b)のように電源がVSSレベルまで十分下がり、その状態が100 μs以上保持されてから電源が再投入された場合のみリセットがかかります。

- ②POR+LVDを併用した場合の動作波形例
(リセット端子: プルアップ抵抗 RRESのみ)



- POR+LVDの併用時も同様にトランジスタが駆動始めるまでの期間、不定領域(LVUKS)が存在します。
- 電源投入時と電源低下時ともにリセットがかかります。また、この時のリセット解除／突入電圧には誤差が発生しますので、詳細は半導体データシートを参照ください。
- LVDには検知レベル付近でリセット解除／突入を繰り返さないようヒステリシス幅(LVHYS)があります。

4-7-6 内蔵リセット回路 使用上の留意点

①内蔵PORのみでリセットをかける時

内蔵PORのみを使用してリセットをかける場合でもLVD併用時と同様にリセット端子を直接VDDに短絡しないでください。必ず、使用条件に最適な容量CRESとプルアップ抵抗RRESまたはプルアップ抵抗RRESのみを外付けしてください。また、想定される電源投入条件で評価を十分行い、確実にリセットがかかることを入念にご確認ください。




図4-7-2 内蔵PORのみのリセット回路構成例

②内蔵PORのみでPOR解除レベル1.67V選択時

内蔵POR解除レベル1.67V選択時は、電源立ち上り時間に合わせリセット端子に容量CRESとプルアップ抵抗RRESを外付けし、解除電圧が保証動作電圧min.以上に達してからリセットが解除されるよう調整してください。または、保証動作電圧min.以上に達するまでの期間、リセット端子にLレベルを入力してください。




図4-7-3 内蔵PORのみの解除レベル波形例

③数百 μ sより短い(速い)電源瞬停・電源変動が想定される時

内蔵LVDリセット回路は電源低下をオプションで選択された検知レベルで検知してからリセット信号を発生させるまでの応答時間があります。このため、図4-7-4のような低電圧最小検知幅TLVDWが規定されおり(半導体データシートを参照)、電源が最小検知幅より短い(速い)電源瞬停や電源変動が想定される場合には、図4-7-5のような対策例やその他の対策を必ず行ってください。




図4-7-4 電源瞬停・電源変動波形例




図4-7-5 電源瞬停・電源変動対策例

4-7-7 内蔵リセット回路未使用上の留意点

①内蔵リセット回路を使用せず外付けにリセットICを構成する時

内蔵リセット回路を使用しない場合でも電源投入時に内蔵PORが動作し、リセット端子の容量C_{RES}放電用NchトランジスタがONします。このため、リセットICを外付けする場合には、検知レベルを保証動作電圧min.以上のタイプを使用し、マイコン内蔵のPOR解除レベルは保証動作電圧min.に影響しない最低レベル(1.67V)を選択してください。下図にリセットICのNchオープンドレイン・タイプとCMOS・タイプ使用時のリセット回路構成例を示します。




図 4-7-6 Nch オープンドレイン・タイプ 使用時のリセット回路構成例




図 4-7-7 CMOS・タイプ使用時のリセット回路構成例

②内蔵リセット回路を使用せず外付けPOR回路を構成する時

4-7-7-①項と同様に内蔵リセット回路を使用しない場合でも電源投入時に内蔵PORが動作します。しかし、内蔵PORより長いリセット期間を設けたいために外部にもPOR回路を構成し、容量CRESを $0.1 \mu F$ 以上にする場合には、必ず図4-7-8のようにダイオードDRESも外付けしてください。




図4-7-8 外部PORのリセット回路構成例

内蔵リセット

APPENDIX

APPENDIX・目次

APPENDIX—I

- スペシャルファンクションレジスタ(SFR)マップ

APPENDIX—II

- ポート0ブロック図
- ポート1ブロック図
- ポート2ブロック図
- ポート3ブロック図
- ポート7ブロック図

APPENDIX—III

- LC872000/LC87B000 シリーズ・オンチップデバイス端子処理

アドレス	初期値	R/W	LC87BH00	備考	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
0~00FF	XXXX XXXX	R/W	RAM256B	9ビット構成									
FE00	0000 0000	R/W	AREG		-	AREG7	AREG6	AREG5	AREG4	AREG3	AREG2	AREG1	AREG0
FE01	0000 0000	R/W	BREG		-	BREG7	BREG6	BREG5	BREG4	BREG3	BREG2	BREG1	BREG0
FE02	0000 0000	R/W	CREG		-	CREG7	CREG6	CREG5	CREG4	CREG3	CREG2	CREG1	CREG0
FE03													
FE04													
FE05													
FE06	0000 0000	R/W	PSW		-	CY	AC	PSWB5	PSWB4	LDCBNK	OV	P1	PARITY
FE07	HHHH H000	R/W	PCON		-	-	-	-	-	-	XTIIDLE	PDN	IDLE
FE08	0000 HH00	R/W	IE	(bit6-4はR/O)	-	IE7	XFLG	HFLG	LFLG	-	-	XCNT1	XCNT0
FE09	0000 0000	R/W	IP		-	IP4B	IP43	IP3B	IP33	IP2B	IP23	IP1B	IP13
FE0A	0000 0000	R/W	SPL		-	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0
FE0B	0000 0000	R/W	SPH		-	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8
FE0C	HHHH H000	R/W	CLKDIV		-	-	-	-	-	-	CLKDV2	CLKDV1	CLKDVO
FE0D	00HH HHHH	R/W	MRCR		-	MRCSEL	MRCST	-	-	-	-	-	-
FE0E	0000 XX00	R/W	OCR	(bit3-2はR/O)	-	CLKSGL	EXTOSC	CLKCB5	CLKCB4	XT2IN	XT1IN	RCSTOP	CFSTOP
FE0F													
FE10	0000 0000	R/W	TOCNT	タイマ0制御	-	TOHRUN	TOLRUN	TOLONG	TOLEXT	TOHCMP	TOHIE	TOLCMP	TOLIE
FE11	0000 0000	R/W	TOPRR		-	TOPRR7	TOPRR6	TOPRR5	TOPRR4	TOPRR3	TOPRR2	TOPRR1	TOPRRO
FE12	0000 0000	R	TOL		-	TOL7	TOL6	TOL5	TOL4	TOL3	TOL2	TOL1	TOLO
FE13	0000 0000	R	TOH		-	TOH7	TOH6	TOH5	TOH4	TOH3	TOH2	TOH1	TOHO
FE14	0000 0000	R/W	TOLR		-	TOLR7	TOLR6	TOLR5	TOLR4	TOLR3	TOLR2	TOLR1	TOLRO
FE15	0000 0000	R/W	TOHR		-	TOHR7	TOHR6	TOHR5	TOHR4	TOHR3	TOHR2	TOHR1	TOHRO
FE16	XXXX XXXX	R	TOCAL		-	TOCAL7	TOCAL6	TOCAL5	TOCAL4	TOCAL3	TOCAL2	TOCAL1	TOCALO
FE17	XXXX XXXX	R	TOCAH		-	TOCAH7	TOCAH6	TOCAH5	TOCAH4	TOCAH3	TOCAH2	TOCAH1	TOCAHO
FE18	0000 0000	R/W	T1CNT	タイマ1制御	-	T1HRUN	T1LRUN	T1LONG	T1PWM	T1HCMPI	T1HIE	T1LCMPI	T1LIE
FE19	0000 0000	R/W	T1PRR		-	T1HPRE	T1HPRC2	T1HPRC1	T1HPRC0	T1LPRE	T1LPRC2	T1LPRC1	T1LPRC0
FE1A	0000 0000	R	T1L		-	T1L7	T1L6	T1L5	T1L4	T1L3	T1L2	T1L1	T1L0
FE1B	0000 0000	R	T1H		-	T1H7	T1H6	T1H5	T1H4	T1H3	T1H2	T1H1	T1H0
FE1C	0000 0000	R/W	T1LR		-	T1LR7	T1LR6	T1LR5	T1LR4	T1LR3	T1LR2	T1LR1	T1LR0
FE1D	0000 0000	R/W	T1HR		-	T1HR7	T1HR6	T1HR5	T1HR4	T1HR3	T1HR2	T1HR1	T1HR0

アドレス	初期値	R/W	LC87BH00	備考	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE1E													
FE1F													
FE20													
FE21													
FE22													
FE23													
FE24													
FE25													
FE26													
FE27													
FE28													
FE29													
FE2A													
FE2B													
FE2C													
FE2D													
FE2E													
FE2F													
FE30	0000 0000	R/W	SCONO	SI00 制御	-	S10BNK	S10WRT	S10RUN	S10CTR	S10DIR	S10VVR	S10END	S10IE
FE31	0000 0000	R/W	SBUFO		-	SBUF07	SBUF06	SBUF05	SBUF04	SBUF03	SBUF02	SBUF01	SBUF00
FE32	0000 0000	R/W	SBR0		-	SBRG07	SBRG06	SBRG05	SBRG04	SBRG03	SBRG02	SBRG01	SBRG00
FE33	0000 0000	R/W	SCTR0		-	SCTR07	SCTR06	SCTR05	SCTR04	SCTR03	SCTR02	SCTR01	SCTR00
FE34	0000 0000	R/W	SCON1	SI01 制御	-	SI1M1	SI1M0	SI1RUN	SI1REC	SI1DIR	SI1VVR	SI1END	SI1IE
FE35	00000 0000	R/W	SBUF1	9ビットレジスタ	SBUF18	SBUF17	SBUF16	SBUF15	SBUF14	SBUF13	SBUF12	SBUF11	SBUF10
FE36	0000 0000	R/W	SBR1		-	SBRG17	SBRG16	SBRG15	SBRG14	SBRG13	SBRG12	SBRG11	SBRG10
FE37	0000 0000	R/W	SWCON0	SI00 連続データ転送制御	-	SOWSTP	SWCONB6	SWCONB5	SOXBYT4	SOXBYT3	SOXBYT2	SOXBYT1	SOXBYT0
FE38													
FE39													
FE3A													
FE3B													
FE3C													
FE3D													


アドレス	初期値	R/W	LC87BH00	備考	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE3E													
FE3F													
FE40	0000 0000	R/W	P0		-	P07	P06	P05	P04	P03	P02	P01	P00
FE41	0000 0000	R/W	PODDR		-	POHPUS	POLPUS	POFLG	POIE	POHPU	POLPU	POHDDR	POLDDR
FE42	00HH 0000	R/W	POFCR		-	T70E	T60E	-	-	CLKOEN	CKODV2	CKODV1	CKODVO
FE43	HHHH OH00	R/W	XT2PC		-	-	-	-	-	XTCFSEL	-	XT2DR	XT2DT
FE44	0000 0000	R/W	P1		-	P17	P16	P15	P14	P13	P12	P11	P10
FE45	0000 0000	R/W	P1DDR		-	P17DDR	P16DDR	P15DDR	P14DDR	P13DDR	P12DDR	P11DDR	P10DDR
FE46	0000 0000	R/W	P1FCR		-	P17FCR	P16FCR	P15FCR	P14FCR	P13FCR	P12FCR	P11FCR	P10FCR
FE47	0000 HHH0	R/W	P1TST		-	FIX0	FIX0	FIX0	FIX0	-	DSNKOT	-	FIX0
FE48	HHHH HH00	R/W	P2		-	-	-	-	-	-	-	P21	P20
FE49	HHHH HH00	R/W	P2DDR		-	-	-	-	-	-	-	P21DDR	P20DDR
FE4A	0000 0000	R/W	I45CR	INT4/5 制御	-	INT5HEG	INT5LEG	INT5IF	INT5IE	INT4HEG	INT4LEG	INT4IF	INT4IE
FE4B	0000 0000	R/W	I45SL		-	I5SL3	I5SL2	I5SL1	I5SL0	I4SL3	I4SL2	I4SL1	I4SL0
FE4C	HHHH HH00	R/W	P3			-	-	-	-	-	-	P31	P30
FE4D	HHHH HH00	R/W	P3DDR			-	-	-	-	-	-	P31DDR	P30DDR
FE4E													
FE4F													
FE50													
FE51													
FE52													
FE53													
FE54													
FE55													
FE56													
FE57	HHH0 HH00	R/W	CFLVM		-	-	-	-	CFMON	-	-	FIX0	PWMP2SL
FE58	0000 0000	R/W	ADCRC	12 ビット AD 制御	-	ADCHSEL3	ADCHSEL2	ADCHSEL1	ADCHSEL0	ADCR3	ADSTART	ADENDF	ADIE
FE59	0000 0000	R/W	ADMRC	12 ビット AD モード 制御	-	ADMD4	ADMD3	ADMD2	ADMD1	ADMD0	ADM2	ADTM2	ADTM1
FE5A	0000 0000	R/W	ADRLC	12 ビット AD 変換結果 L	-	DATAL3	DATAL2	DATAL1	DATAL0	ADRL3	ADRL2	ADRL1	ADTM2
FE5B	0000 0000	R/W	ADRHC	12 ビット AD 変換結果 H	-	DATA7	DATA6	DATA5	DATA4	DATA3	DATA2	DATA1	DATA0
FE5C	0000 0000	R/W	P7		-	P73DDR	P72DDR	P71DDR	P70DDR	P73DT	P72DT	P71DT	P70DT
FE5D	0000 0000	R/W	I01CR	INT0/1 制御	-	INT1LH	INT1LV	INT1IF	INT1IE	INT0LH	INT0LV	INT0IF	INT0IE

アドレス	初期値	R/W	LC87BH00	備考	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE5E	0000 0000	R/W	I23CR	INT2/3 制御	-	INT3HEG	INT3LEG	INT3IF	INT3IE	INT2HEG	INT2LEG	INT2IF	INT2IE
FE5F	0000 0000	R/W	ISL		-	STOHCP	STOLCP	BTIMC1	BTIMCO	BUZON	NFSEL	NFON	STOIN
FE60													
FE61													
FE62													
FE63													
FE64													
FE65													
FE66													
FE67													
FE68													
FE69													
FE6A													
FE6B													
FE6C													
FE6D													
FE6E													
FE6F													
FE70													
FE71													
FE72	0000 HHHH	R/W	PWM4L	PWM4 コンペア L(付加)	-	PWM4L3	PWM4L2	PWM4L1	PWM4L0	-	-	-	-
FE73	0000 0000	R/W	PWM4H	PWM4 コンペア H(基準)	-	PWM4H7	PWM4H6	PWM4H5	PWM4H4	PWM4H3	PWM4H2	PWM4H1	PWM4H0
FE74	0000 HHHH	R/W	PWM5L	PWM5 コンペア L(付加)	-	PWM5L3	PWM5L2	PWM5L1	PWM5L0	-	-	-	-
FE75	0000 0000	R/W	PWM5H	PWM5 コンペア H(基準)	-	PWM5H7	PWM5H6	PWM5H5	PWM5H4	PWM5H3	PWM5H2	PWM5H1	PWM5H0
FE76	0000 0000	R/W	PWM4C	PWM4, PWM5 制御	-	PWM4C7	PWM4C6	PWM4C5	PWM4C4	ENPWM5	ENPWM4	PWM4OV	PWM4IE
FE77													
FE78	0000 0000	R/W	T67CNT	タイマ6/7 制御	-	T7C1	T7C0	T6C1	T6C0	T70V	T71E	T60V	T61E
FE79	0000 0000	R/W	WDTCNT	ウォッチドッグ タイマ制御	-	WDTRSTF	WDTCKSL	WDTRUN	IDLOP1	IDLOPO	WDTSL2	WDTSL1	WDTSL0
FE7A	0000 0000	R/W	T6R		-	T6R7	T6R6	T6R5	T6R4	T6R3	T6R2	T6R1	T6R0
FE7B	0000 0000	R/W	T7R		-	T7R7	T7R6	T7R5	T7R4	T7R3	T7R2	T7R1	T7R0
FE7C	HHHH H000	R/W	SLWRC		-	-	-	-	-	-	CFLAMP	SLRCSEL	SLRCSTAT

アドレス	初期値	R/W	LC87BH00	備考	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE7D	0000 0000	R/W	NKREG		-	NKEN	NKCMP2	NKCMP1	NKCMPO	NKCOV	NKCAP2	NKCAP1	NKCAPO
FE7E	0000 0000	R/W	FSR0	FLASH 制御 (bit4 は R/0)	-	FSR0B7 Fix to 0	FSR0B6 Fix to 0	FSAERR	FSWOK	INTHIGH	FSLDAT	FSPGL	FSWREQ
FE7F	0000 0000	R/W	BTCR	ペースタイマ制御	-	BTFST	BTON	BTC11	BTC10	BTIF1	BTIE1	BTIFO	BTIE0
FE80													
FE81													
FE82													
FE83													
FE84													
FE85													
FE86													
FE87													
FE88													
FE89													
FE8A													
FE8B													
FE8C													
FE8D													
FE8E													
FE8F													
FE90													
FE91													
FE92													
FE93													
FE94													
FE95													
FE96													
FE97													
FE98													
FE99													
FE9A													
FE9B													

アドレス	初期値	R/W	LC87BH00	備考	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FE9C													
FE9D													
FE9E													
FE9F													
FEA0													
FEA1													
FEA2													
FEA3													
FEA4													
FEA5													
FEA6													
FEA7													
FEA8													
FEA9													
FEAA													
FEAB													
FEAC													
FEAD													
FEAE													
FEAF													
FEB0													
FEB1													
FEB2													
FEB3													
FEB4													
FEB5													
FEB6													
FEB7													
FEB8													
FEB9													
FEBA													
FEBB													

アドレス	初期値	R/W	LC87BH00	備考	BIT8	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
FEBC													
FEBD													
FEBE													
FEBF													
FEC0													
FEC1													
FEC2													
FEC3													
FEC4													
FEC5													
FEC6													
FEC7													
FEC8													
FEC9													
FECA													
FECB													
FECC													
FECD													
FECE													
FECF													
FED0	0000 0000	R/W	UCONO		-	UBRSEL	STRDET	RECRUN	STPERR	U0B3	RBIT8	RECEND	RECIE
FED1	0000 0000	R/W	UCON1		-	TRUN	8/9BIT	TDDR	TCMOS	8/7BIT	TBIT8	TEPTY	TRNSIE
FED2	0000 0000	R/W	UBR		-	UBRG7	UBRG6	UBRG5	UBRG4	UBRG3	UBRG2	UBRG1	UBRG0
FED3	0000 0000	R/W	TBUF		-	T1BUF7	T1BUF6	T1BUF5	T1BUF4	T1BUF3	T1BUF2	T1BUF1	T1BUFO
FED4	0000 0000	R/W	RBUF		-	R1BUF7	R1BUF6	R1BUF5	R1BUF4	R1BUF3	R1BUF2	R1BUF1	R1BUFO
FED5													
FED6													
FED7													
FED8													
FED9													
FEDA													
FEDB													



プルアップ抵抗は、
Nch-OD オプション選択時：付きません
CMOS オプション選択時：プログラマブル
です。


ポート	特殊機能入力	FUNCTION 出力
P07	なし	タイマ 7 トグル出力
P06	AD アナログ 6 入力	タイマ 6 トグル出力
P05	AD アナログ 5 入力	クロック出力
P04	AD アナログ 4 入力	なし
P03	AD アナログ 3 入力	なし
P02	AD アナログ 2 入力	なし
P01	AD アナログ 1 入力	なし
P00	AD アナログ 0 入力	なし

ポート 0 兼用機能表


ポート 0 ブロック図

オプション：出力形式 (CMOS または Nch-OD) をビット毎に選択可能

ポートブロック図




ポート0(割り込み) ブロック図



ポート1 ブロック図

オプション: 出力形式 (CMOS または Nch-OD) をビット毎に選択可能

ポートブロック図




ポート	特殊入力	FUNCTION 出力
P21	UART1 データ入力/ INT4/T1IN/T0LCP/T0HCP 入力	PWM5出力
P20	INT4/T1IN/T0LCP/T0HCP 入力	UART1 データ出力/PWM4出力

ポート2 兼用機能表


ポート2 ブロック図

オプション: 出力形式 (CMOS または Nch-OD) をビット毎に選択可能




ポート2(割り込み) ブロック図

ポートブロック図




ポート3 ブロック図

オプション: 出力形式 (CMOSまたはNch-OD) をビット毎に選択可能




ポート2, 3(割り込み) ブロック図

ポートブロック図



ポート7 ブロック図
オプション:なし



ポートブロック図

2011年3月9日 Ver.1.10

オンセミコンダクター

デジタルソリューション事業部

マイクロコントローラービジネスユニット

LC872000/LC87B000 シリーズ・オンチップデバッガ端子処理

1. 概要

【LC872000/LC87B000 シリーズ・オンチップデバッガ端子処理】は、30pin クラス以下の小ピンマイコンにおいてオンチップデバッガ端子を多チャネル装備している機種の端子処理について説明するものです。

2. オンチップデバッガ端子動作について

オンチップデバッガ端子 DBGPx0～DBGPx2 は、デバッガが接続されていない状態でもシステムリセット時に下記の状態となります。

デバッガ端子名	端子状態	対象機種
DBGP00/DBGPI0/ DBGPX0/DBGPI0	リセット期間中「L」出力	LC87F2416A
	リセット解除後数 μ s 期間 「L」出力	LC87F2608A/LC87F2708A/LC87F2G08A/LC87F2H08A/ LC87F2R04A/LC87FBK08A/LC87FBL08A/LC87FBG08A/ LC87FBH08A
DBGP01/DBGPI1	Hi-Z(入力状態)	LC87F2416A
DBGP21	リセット解除後数 μ s 期間 プルアップ抵抗「H」出力	LC87F2708A
DBGP02/DBGPI2/ DBGPI2	Hi-Z(入力状態)	LC87F2416A
	リセット解除後数 μ s 期間 プルアップ抵抗「H」出力	LC87F2608A/LC87F2708A/LC87F2G08A/LC87F2H08A/ LC87F2R04A/LC87FBK08A/LC87FBL08A/LC87FBG08A/ LC87FBH08A

3. 端子処理方法

オンチップデバッガ機能を兼用している端子は、通常【オンチップデバッガ RD87 導入資料】の P11 で推奨されている接続部品を量産セット基板上に実装する必要があります。但し、量産セットでオンボード書換えを行わない端子に関しては、前項の理由から下記の制約条件と最低限の実装部品を外付けすることで対応できます。


デバッガ端子名	端子セット仕様	制約条件・実装部品	備考
DBGP00/DBGPI0/ DBGPX0/DBGPI0	入力/入出力/ アナログ入力	100Ω以上の制限抵抗を挿入してください。	参考例 1
	出力	制約はなく実装部品も不要です。	
DBGP01/DBGPI1/ DBGPI2	入力/入出力/ 出力/ アナログ入力	制約はなく実装部品も不要です。	
DBGP02/DBGPI2/ DBGPI2	入力	システムリセット期間中は 100kHz 以上のパルス入力をさせない仕様にしてください。100kHz 以上のパルスが入力される場合には、別端子に割付けてください。	
	入出力	システムリセット期間中フローティング(Hi-Z)の状態になる場合には、100kΩでプルアップまたはプルダウンしてください。	参考例 2 注 2
	出力	LC87F2416A は 100kΩでプルダウンまたはプルアップしてください。 LC87F2416A 以外の対象機種では、100kΩでプルアップしてください。	参考例 3 注 2
	アナログ入力	アナログ入力のインピーダンスが高い(5kΩ以上)場合やアナログ入力にノイズが重畠しやすい場合には、別端子にアナログチャネルを割付けてください。	参考例 4 注 3
未使用(N.C.)		ポートオプションにて Nch-OD 出力を選択し入力モードの状態で、端子を VSS1(GND)に短絡してください。	

(注 1) セット仕様に応じた端子処理を行わないとリセット解除後動作しない場合があります。


オンチップデバッガ端子処理

- (注 2) スタンバイ突入時、マイコンの出力状態により外付けのプルダウンまたはプルアップ抵抗に電流が流れますので、同電位または「Hi-Z」に切り替えてスタンバイに突入させてください。
- (注 3) DBGPx2 端子は出来る限り「デジタル入出力でデータ変化の少ない用途」に割付けてください。


参考例 1




参考例 2



参考例 3



参考例 4



ご注意

本資料に掲載されている記事は、読者が正しく、且つ容易にデバイスの使用法を理解できるように作成したものです。記載されている応用例などをそのまま用いて製品を製造するために書かれているものではありません。したがって、この資料にもとづいて試作・製造が行われ、その結果、安全性・特許権・その他の権利侵害などの問題がありましても当社は一切責任を負いません。

LC87BH00 シリーズ

ユーザーズマニュアル

Rev. 0 2016. 5 版

オン・セミコンダクター

マイクロコントローラービジネスユニット
