# LV8702V

**Bi-CDMOS LSI**

# PWM定電流制御高効率
# ステッパモータドライバ

ON Semiconductor®

www.onsemi.jp

## 概要

LV8702VはW1-2相励磁に対応したバイポーラ駆動のステッパモータドライバである。
1-2相、1-2相フルトルク、W1-2相励磁ではモータ負荷や回転速度に合わせて電流を制御する高効率駆動が可能である。高効率駆動を使用することで消費電力の削減、発熱、振動、騒音の低減が可能である。



SSOP44J (275mil)

## 特長

・PWM電流制御ステッパモータ(バイポーラ型)ドライバ1ch内蔵
・オン抵抗(上側0.3Ω、下側0.25Ω、上下合計 0.55Ω；Ta=25℃,$I_O$=2.5A)
・励磁モードは2相/1-2相フルトルク/1-2相/W1-2相の設定が可能
・ステップ信号入力のみで、励磁ステップが進行
・出力ショート保護回路(ラッチ方式)内蔵
・コントロール電源不要
・高効率駆動機能内蔵(1-2相フルトルク/1-2相/W1-2相励磁モードに対応)
・脱調検知機能内蔵(高速回転時等、正常に判定できないケースあり)
・BiCDMOSプロセスIC
・$I_O$ max=2.5A
・サーマルシャットダウン回路内蔵

## 用途/最終製品

・プリンタ
・スキャナー
・監視カメラ（防犯カメラ）
・繊維機械

**ORDERING INFORMATION**

See detailed ordering and shipping information on page 27 of this data sheet.

© Semiconductor Components Industries, LLC, 2014

**最大定格**/Ta=25℃

| 項目 | 記号 | 条件 | 定格値 | unit |
|---|---|---|---|---|
| 電源電圧 | $V_M$ max | VM,VM1,VM2 | 36 | V |
| 出力ピーク電流 | $I_O$ peak | tw≦10ms,duty 20%,1chあたり | 3 | A |
| 出力電流 | $I_O$ max | 1chあたり | 2.5 | A |
| ロジック入力電圧 | $V_{IN}$ | GMG1,GMG2,GAD,FR,STEP,ST,RST,MD1,MD2,OE,GST1,GST2 | −0.3〜＋6 | V |
| DST1,DST2,MONI, | Vdst1,Vdst2, | | −0.3〜＋6 | V |
| 許容消費電力 | Pd max | ※ | 5.5 | W |
| 動作周囲温度 | Topr | | −40〜＋85 | ℃ |
| 保存周囲温度 | Tstg | | −55〜＋150 | ℃ |

※ 指定基板:90mm×90mm×1.6mm,4層ガラスエポキシ基板、裏面実装あり

注1) 絶対最大定格は、一瞬でも超えてはならない許容値を示すものである。

注2) 絶対最大定格の範囲内で使用した場合でも、高温及び大電流/高電圧印加、多大な温度変化等で連続して使用される場合、信頼性が低下するおそれがあります。詳細については、弊社窓口までご相談ください。

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。これらの定格値を超えた場合は、デバイスの機能性を損ない、ダメージが生じたり、信頼性に影響を及ぼす危険性があります。

**推奨動作条件**/Ta=25℃

| 項目 | 記号 | 条件 | 定格値 | unit |
|---|---|---|---|---|
| 電源電圧範囲 | $V_M$ | VM,VM1,VM2 | 9〜32 | V |
| ロジック入力電圧 | $V_{IN}$ | GMG1,GMG2,GAD,FR,STEP,ST,RST,MD1,MD2,OE,GST1,GST2 | 0〜5.5 | V |
| VREF入力電圧範囲 | VREF | | 0〜3 | V |

推奨動作範囲を超えるストレスでは推奨動作機能を得られません。推奨動作範囲を超えるストレスの印加は、デバイスの信頼性に影響を与える危険性があります。

**電気的特性**/Ta=25℃,$V_M$=24V,VREF=1.5V

| 項目 | 記号 | 条件 | | min | typ | max | unit |
|---|---|---|---|---|---|---|---|
| 待機時消費電流 | IMstn | ST=“L” ,I(VM)+I(VM1)+I(VM2) | | | 110 | 400 | μA |
| 消費電流 | IM | ST=“H”,OE=“L”,STEP=“L”,無負荷,I(VM)+I(VM1)+I(VM2) | | | 4.5 | 6.5 | mA |
| VREG5出力電圧 | VREG5 | $I_O$=−1mA | | 4.5 | 5 | 5.5 | V |
| サーマルシャットダウン温度 | TSD | 設計保証 | | 150 | 180 | 210 | ℃ |
| サーマルヒステリシス幅 | ΔTSD | 設計保証 | | | 40 | | ℃ |
| モータドライバ | | | | | | | |
| 出力オン抵抗 | Ronu | $I_O$=2.5A、ソース側ON抵抗 | | | 0.3 | 0.4 | Ω |
| | Rond | $I_O$=2.5A、シンク側ON抵抗 | | | 0.25 | 0.33 | Ω |
| 出力リーク電流 | $I_O$leak | VM=32V | | | | 50 | μA |
| ダイオード順電圧 | VD | ID=−2.5A | | | 1.2 | 1.4 | V |
| ロジック端子入力電流 | $I_{IN}$L | $V_{IN}$=0.8V | GMG1,GMG2,GAD,FR,STEP,ST,RST,MD1,MD2,OE,GST1,GST2 | 4 | 8 | 12 | μA |
| | $I_{IN}$H | $V_{IN}$=5V | | 30 | 50 | 70 | μA |

次ページへ続く。

前ページより続く。

| 項目 | | 記号 | 条件 | min | typ | max | unit |
|---|---|---|---|---|---|---|---|
| ADIN端子入力電圧 | | Vadin | Ra2=100kΩ：15-4)参照 | 0 | | 12 | V |
| ロジック入力電圧 | High | $V_{IN}H$ | GMG1,GMG2,GAD,FR,STEP,ST,RST,MD1,MD2,OE,GST1,GST2 | 2.0 | | 5.5 | V |
| | Low | $V_{IN}L$ | | 0 | | 0.8 | V |
| 電流選択基準電圧レベル | W1-2相 | Vtdac0_W | ステップ0(イニシャル時1chコンパレートレベル) | 290 | 300 | 310 | mV |
| | | Vtdac1_W | ステップ1(イニシャル＋1) | 264 | 276 | 288 | mV |
| | | Vtdac2_W | ステップ2(イニシャル＋2) | 199 | 210 | 221 | mV |
| | | Vtdac3_W | ステップ3(イニシャル＋3) | 106 | 114 | 122 | mV |
| | 1-2相 | Vtdac0_H | ステップ0(イニシャル時1chコンパレートレベル) | 290 | 300 | 310 | mV |
| | | Vtdac2_H | ステップ2(イニシャル＋1) | 199 | 210 | 221 | mV |
| | 1-2相(フルトルク) | Vtdac0_HF | ステップ0(イニシャル時1chコンパレートレベル) | 290 | 300 | 310 | mV |
| | | Vtdac2’_HF | ステップ2’(イニシャル＋1) | 290 | 300 | 310 | mV |
| | 2相 | Vtdac2’_F | ステップ2’(イニシャル時1chコンパレートレベル) | 290 | 300 | 310 | mV |
| チョッピング周波数 | | Fchop | Cchop=200pF | 35 | 50 | 65 | kHz |
| CHOP端子充放電電流 | | Ichop | | 7 | 10 | 13 | μA |
| チョッピング発振回路スレッショルド電圧 | | Vtup | | 0.8 | 1 | 1.2 | V |
| | | Vtdown | | 0.4 | 0.5 | 0.6 | V |
| VREF端子入力電流 | | Iref | VREF＝1.5V | −0.5 | | | μA |
| DST1,DST2,MONI,SST端子飽和電圧 | | | Idst1=Idst2=Imoni=Isst=1mA | | | 400 | mV |
| チャージポンプ | | | | | | | |
| VG出力電圧 | | VG | | 28 | 28.7 | 29.8 | V |
| 立ち上り時間 | | tONG | VG=0.1μF,CP1-CP2間0.1μF<br>ST=”H”→VG=VM+4V | | | 0.5 | mS |
| 発振周波数 | | Fosc | | 90 | 125 | 160 | kHz |

製品パラメータは、特別な記述が無い限り、記載されたテスト条件に対する電気的特性で示しています。異なる条件下で製品動作を行った時には、電気的特性で示している特性を得られない場合があります。

外形図

unit : mm

**SSOP44J (275mil) Exposed Pad**
CASE 940AG
ISSUE A



**SOLDERING FOOTPRINT***




NOTES:

1. The measurements are for reference only, and unable to guarantee.
2. Please take appropriate action to design the actual Exposed Die Pad and Fin portion.
3. After setting, verification on the product must be done.
   (Although there are no recommended design for Exposed Die Pad and Fin portion Metal mask and shape for Through−Hole pitch (Pitch & Via etc), checking the soldered joint condition and reliability verification of soldered joint will be needed. Void ▪ gradient ▪ insufficient thickness of soldered joint or bond degradation could lead IC destruction because thermal conduction to substrate becomes poor.)

*For additional information on our Pb−Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.

**GENERIC**
**MARKING DIAGRAM***




XXXXX = Specific Device Code
Y = Year
M = Month
DDD = Additional Traceability Data

*This information is generic. Please refer to device data sheet for actual part marking. Pb−Free indicator, “G” or microdot “ ▪”, may or may not be present.

Pd max – Ta 図



**基板仕様**(LV8702V動作推奨基板)

サイズ　　:90㎜×90㎜×1.6㎜(4層基板)
材質　　:ガラスエポキシ
GND領域　　:L1=85%,L2=90%



L1：銅配線パターン図



L2：銅配線パターン図



L3：GND 層



L4：電源層

**注意事項**

1)裏面実装ありのデータは、Exposed Die-pad面が90%以上濡れた状態の値である。
2)セット設計は余裕を持ったディレーティング設計をお願いする。
ディレーティングの対象になるストレスは、電圧、電流、接合部温度、電力損出、それに機械的ストレスとして、振動、衝撃、および引張りなどがある。
したがって、設計に当たっては、これらのストレスをできるだけ低く、あるいは小さくすること。
一般的なディレーティングの目安を示す。
(1)電圧定格に対して、最大値が80%以下
(2)電流定格に対して、最大値が80%以下
(ただし、高効率駆動の場合は動作電流が設定電流よりも小さくなるのでその限りではない。)
(3)温度定格に対して、最大値が80%以下
3)セット設計後は、必ず製品で検証を行うこと。
また、Exposed Die-Padなどの半田接合状態の確認、および半田接合部の信頼性検証を行うこと。これらの部分の半田接合にボイドや劣化が認められる場合、基板への熱伝導状態が悪くなり、ICの熱破壊に至る可能性がある。

ピン配置図


SWOUT 1
CP2 2
CP1 3
GMG2 4
GMG1 5
GAD 6
FR 7
STEP 8
ST 9
RST 10
ADIN 11
MD2 12
MD1 13
VREG5 14
DST2 15
DST1 16
MONI 17
OE 18
SST 19
CHOP 20
VREF 21
SGND 22
44 VM
43 VG
42 PGND1
41 OUT1A
40 OUT1A
39 VM1
38 VM1
37 RF1
36 RF1
35 OUT1B
34 OUT1B
33 OUT2A
32 OUT2A
31 RF2
30 RF2
29 VM2
28 VM2
27 OUT2B
26 OUT2B
25 PGND2
24 GST1
23 GST2
LV8702V
Top view

ブロック図


CP2
CP1
VG
RF1
OUT1A
OUT1B
VM1
VM2
OUT2A
OUT2B
RF2
VM
PGND
VREG5
MONI
VREF
CHOP
SGND
SST
DST1
DST2
チャージポンプ
レギュレータ
出力プリ段
出力制御ロジック
電流選択
(W1-2/1-2/
1-2Full/2)
アッテネータ
発振回路
TSD
LVS
信号処理 2
信号処理 1
高効率駆動制御ロジック
ST
ADIN
SWOUT
GMG1
GMG2
GST1
GST2
MD1
MD2
FR
STEP
RST
OE
GAD

## 端子機能

| 端子番号 | 端子名 | 説明 |
|---|---|---|
| 1 | SWOUT | 制御信号出力端子 |
| 2 | CP2 | チャージポンプ用コンデンサ接続端子 |
| 3 | CP1 | チャージポンプ用コンデンサ接続端子 |
| 4 | GMG2 | 駆動能力マージン調整端子 |
| 5 | GMG1 | 駆動能力マージン調整端子 |
| 6 | GAD | 高効率駆動切換え端子 |
| 7 | FR | 正/逆転信号入力端子 |
| 8 | STEP | STEP信号入力端子 |
| 9 | ST | チップイネーブル端子 |
| 10 | RST | RESET信号入力端子 |
| 11 | ADIN | 制御信号入力端子 |
| 12 | MD2 | 励磁モード切換え端子 |
| 13 | MD1 | 励磁モード切換え端子 |
| 14 | VREG5 | 内部電源用コンデンサ接続端子 |
| 15 | DST2 | 駆動状態警告出力端子 |
| 16 | DST1 | 駆動状態警告出力端子 |
| 17 | MONI | 位置検出モニタ端子 |
| 18 | OE | 出力イネーブル信号入力端子 |
| 19 | SST | モータ停止判定出力端子 |
| 20 | CHOP | チョッピング周波数設定用コンデンサ接続端子 |
| 21 | VREF | 定電流制御基準電圧入力端子 |
| 22 | SGND | シグナルGND |
| 23 | GST2 | バーストアップ調整端子 |
| 24 | GST1 | バーストアップ調整端子 |
| 25 | PGND2 | 2ch　パワーGND |
| 26・27 | OUT2B | 2ch　OUTB出力端子 |
| 28・29 | VM2 | 2ch　モータ電源接続端子 |
| 30・31 | RF2 | 2ch　電流センス抵抗接続端子 |
| 32・33 | OUT2A | 2ch　OUTA出力端子 |
| 34・35 | OUT1B | 1ch　OUTB出力端子 |
| 36・37 | RF1 | 1ch　電流センス抵抗接続端子 |
| 38・39 | VM1 | 1ch　モータ電源接続端子 |
| 40・41 | OUT1A | 1ch　OUTA出力端子 |
| 42 | PGND1 | 1ch　パワーGND |
| 43 | VG | チャージポンプ用コンデンサ接続端子 |
| 44 | VM | モータ電源接続端子 |

## 端子説明

| 端子番号 | 端子記号 | 等価回路図 |
|---|---|---|
| 4<br>5<br>6<br>7<br>8<br>10<br>12<br>13<br>18<br>23<br>24 | GMG2<br>GMG1<br>GAD<br>FR<br>STEP<br>RST<br>MD2<br>MD1<br>OE<br>GST2<br>GST1 |  |
| 9 | ST |  |
| 25<br>26・27<br>28・29<br>30・31<br>32・33<br>34・35<br>36・37<br>38・39<br>40・41<br>42 | PGND2<br>OUT2B<br>VM2<br>RF2<br>OUT2A<br>OUT1B<br>RF1<br>VM1<br>OUT1A<br>PGND1 |  |

次ページへ続く。

前ページより続く。

| 端子番号 | 端子記号 | 等価回路図 |
|---|---|---|
| 2<br>3<br>43<br>44 | CP2<br>CP1<br>VG<br>VM |  |
| 21 | VREF |  |
| 14 | VREG5 |  |
| 15<br>16<br>17<br>19 | DST2<br>DST1<br>MONI<br>SST |  |

次ページへ続く。

前ページより続く。

| 端子番号 | 端子記号 | 等価回路図 |
|---|---|---|
| 20 | CHOP |  |
| 1 | SWOUT |  |
| 11 | ADIN |  |
| 22 | SGND | |

## 動作説明

入力端子ファンクション

各入力端子には、入力から電源への回り込みを防止する機能が内蔵されている。そのため、入力端子に電圧を印加したまま電源（VM）をオフしても、電流が電源へ回り込むことは無い。

### 1. チップイネーブル機能

ST端子の設定によって、ICの待機/動作の切換えを行う。待機状態にすると、ICは省電力モードになり、すべてのロジックはリセットされる。また、待機状態では、内部レギュレータ回路、チャージポンプ回路も動作しない

| ST | 状態 | 内部レギュレータ | チャージポンプ |
|---|---|---|---|
| L or OPEN | 待機モード | 待機 | 待機 |
| H | 動作モード | 動作 | 動作 |

### 2. ステップ端子機能

STEP端子にステップ信号を入力することによって、励磁ステップが進行する。

| 入力 | | 動作モード |
|---|---|---|
| ST | STEP | |
| L or OPEN | ×※ | 待機モード |
| H | ↑ | 励磁ステップ送り |
| H | ↓ | 励磁ステップ保持 |

※：Don’t care

### 3. 入力タイミング




TstepH/TstepL:クロックH/Lパルス幅(min 12.5μs)
Tds1:データセットアップ時間1(min 12.5μs)
Tdh1:データホールド時間1(min 12.5μs)
Tds2:データセットアップ時間2(min 25μs)
Tdh2:データホールド時間2(min 25μs)

## 4. 位置検出モニタ機能

位置検出モニタ端子MONIはオープンドレイン出力である。
励磁位置がイニシャル位置の場合、MONI出力はオン状態になる。
（各励磁モードでの電流波形例を参照）

## 5. 定電流制御基準電流設定機能

本ICは、出力電流を設定することで、モータ電流のPWM定電流チョッピング制御を自動で行う。
VREF端子に入力された電圧とRF-GND間に接続された抵抗によって、下記計算式により定電流制御される出力電流を設定する。

$I_{OUT}$=(VREF/5)/RF抵抗

上記の設定は各励磁モードの100%時の出力電流である。

例として、VREF＝1.5V、RF抵抗0.2Ω時には下記出力電流が設定される。

$I_{OUT}$=1.5V/5/0.2Ω=1.5A

高効率駆動機能をオンさせている場合には、$I_{OUT}$はVREFにより設定された電流値以下の範囲で自動調整される。

## 6. リセット機能

| RST | 動作モード |
|---|---|
| L or OPEN | 通常動作 |
| H | RESET状態 |




RST端子=“H”とすると、出力の励磁位置は強制的にイニシャル位置となり、MONI出力はオン状態となる。
その後RST=“L”とすると、次のステップ信号によって励磁位置が進行する。

## 7. 出力イネーブル機能

| OE | 動作モード |
|---|---|
| H | 出力OFF |
| L or OPEN | 出力ON |




OE端子="H"とすると、出力は強制的にOFFしてハイインピーダンスとなる。
ただし、内部ロジック回路は動作しているため、STEP端子にステップ信号を入力していると、励磁位置は進行する。よって、OE="L"に戻すと、ステップ信号によって進行した励磁位置に沿ったレベルを出力する。

## 8. 励磁モード設定機能

MD1、MD2端子の設定によって、ステッパモータの励磁モードを以下の通りに設定できる。

| MD1 | MD2 | 励磁モード | イニシャル位置 | |
|---|---|---|---|---|
| | | | 1ch | 2ch |
| L or OPEN | L or OPEN | 2相励磁 | 100% | -100% |
| H | L or OPEN | 1-2相励磁 | 100% | 0% |
| L or OPEN | H | W1-2相励磁 | 100% | 0% |
| H | H | 1-2相励磁(フルトルク) | 100% | 0% |

イニシャル位置は、各励磁モードにおける、電源立ち上げ時の初期状態、カウンタリセット時の励磁位置となる。また、2相励磁モード時には、GAD="H"であっても高効率駆動機能はオフとなる。

## 9. 正転/逆転切換え機能

| FR | 動作モード |
|---|---|
| L or OPEN | CW |
| H | CCW |




IC内部のDAコンバータは、STEP端子に入力されるステップ信号の立ち上がりで1ビット進む。
また、FR端子の設定により、CW/CCWのモード切換を行う。
CWモードは、2chの電流が1chの電流から見た場合、位相が90°遅れる。
CCWモードは、2chの電流が1chの電流から見た場合、位相が90°進む。

## 10. チョッピング周波数設定

このICでは、定電流制御を行う際、CHOP端子－GND間に接続されるコンデンサ(Cchop)によって決定される周波数でチョッピング動作を行う。
CHOP端子－GND間に接続したコンデンサCchopによって、チョッピング周波数は以下のように設定される。

Fchop＝Ichop/(Cchop×Vtchop×2)　(Hz)

Ichop：コンデンサ充放電電流　typ 10μA
Vtchop：充放電ヒステリシス電圧(Vtup－Vtdown)typ 0.5V

例えば、Cchop＝200pFの時
Fchop=10μA/(200pF×0.5V×2)＝50kHz
となる。

## 11. ブランキング時間

モータ電流のPWM定電流チョッピング制御を行う際、DECAYモード→CHARGEモードへの切換わり時に、寄生ダイオードのリカバリ電流が電流センス抵抗に流れ込むことにより、センス抵抗端子にノイズがのり、これを誤検出する可能性がある。これを防止するために、切換わり時のノイズを受け付けないよう、ブランキング時間を設けている。この区間では、センス抵抗にノイズがのっても、CHARGEモードからDECAYモードに切換わることはない。
本ICでは、ブランキング時間は約1μs固定としている。

12. 出力電流ベクトル軌跡(1ステップを90度に正規化)




各励磁モードでの設定電流比

| STEP | W1-2相(%) | | 1-2相(%) | | 1-2相フルトルク(%) | | 2相(%) | |
|---|---|---|---|---|---|---|---|---|
| | 1ch | 2ch | 1ch | 2ch | 1ch | 2ch | 1ch | 2ch |
| θ 0 | 100 | 0 | 100 | 0 | 100 | 0 | | |
| θ 1 | 92 | 38 | | | | | | |
| θ 2 | 70 | 70 | 70 | 70 | 100 | 100 | 100 | 100 |
| θ 3 | 38 | 92 | | | | | | |
| θ 4 | 0 | 100 | 0 | 100 | 0 | 100 | | |

## 13. 各励磁モードでの電流波形例

2相励磁(CWモード)




1ー2相励磁フルトルク(CWモード)



1－2相励磁(CWモード)




W1－2相励磁(CWモード)



## 14. 電流制御動作仕様

（正弦波増加方向）




（正弦波減少方向）




各電流モードは以下のシーケンスで動作を行う。

・チョッピング発振立ち上がりでCHARGEモードとなる。(コイル電流(ICOIL)と設定電流(IREF)の大小に関係なく、Blanking Timeとして設定された時間は強制CHARGEモードとなる。)

・Blanking Time区間で、コイル電流(ICOIL)と設定電流(IREF)を比較する。

(ICOIL＜IREF)が存在した場合

ICOIL≧IREFまでCHARGEモード。その後SLOW DECAYモードに切換わり、
最後に約1μsの区間FAST DECAYモードに切換わる。

(ICOIL＜IREF)が存在しなかった場合

FAST DECAYモードに切換わる、チョッピング1周期が終わるまでFAST DECAYで
コイル電流を減衰する。

上記動作を繰り返す。通常、正弦波増加方向では、SLOW(＋FAST)DECAYモード、正弦波減少方向では、設定まで電流が減衰するまでFAST DECAYモード、その後SLOW DECAYモードとなる。

## 15. 高効率駆動機能

本ドライバには高効率駆動機能が搭載されている。高効率駆動機能をオンさせた場合、$I_{OUT}$はVREF端子により設定された電流値以下の範囲で自動調整される。また、高効率駆動機能をオフした場合には、$I_{OUT}$はVREF端子により設定されたフル電流値となる。

1) 高効率駆動イネーブル機能

GAD端子の設定によって、高効率駆動機能のオン/オフ切換えを行なう。
ただし、2相励磁モード(MD1=MD2=“L”)の場合には、GAD=“H”であっても高効率駆動機能はオフとなる。
15-2)、15-3)で脱調耐性を調整しても自動調整が追従できない(脱調が発生する)程の急激な加速や負荷変動が発生する際には高効率駆動機能を一時的にオフすることを推奨する。また、低速回転時にはフィードバック信号が安定しないため高効率モードにならない場合がある。そのような場合も高効率駆動機能をオフすることを推奨する。

| GAD | 動作モード |
|---|---|
| L or OPEN | 通常モード |
| H | 高効率モード(2相励磁モードを除く) |

推奨速度

| 励磁 | 動作条件 | 速度 |
|---|---|---|
| 1-2相<br>1-2相フルトルク | HBモータ/無負荷 | 1500pps以上 |
| | PMモータ/無負荷 | 1000pps以上 |
| W1-2相 | HBモータ/無負荷 | 3000pps以上 |
| | PMモータ/無負荷 | 2500pps以上 |

一定負荷がある場合は、より遅い速度で高効率動作が可能になる。

2) 高効率駆動マージン調整機能

GMG1,GMG2端子の設定によって、脱調する駆動能力からのマージンを調整する。
GMG1=GMG2=“L”のとき、最も$I_{OUT}$および消費電流は小さくなるが、$I_{OUT}$が小さくなることで少しの負荷変動に対してバーストアップ処理※の回数が多くなることがある。このような場合は、駆動能力が足りないためマージン設定を上げる必要がある。GMG1,GMG2端子の設定方法の一つとして、バーストアップ量を最小にし、マージン大から小にマージンを下げてモータが不安定にならないマージン設定を選択する。
負荷変動の激しいアプリケーションではマージンを大きくとる必要がある。

| GMG1 | GMG2 | 設定 | 消費電流 | 突負荷耐性 |
|---|---|---|---|---|
| L or OPEN | L or OPEN | マージン小 | 最小 | 弱 |
| H | L or OPEN | マージン中 | より小さい | ↕ |
| L or OPEN | H | マージン大 | 小さい | 強 |
| H | H | 設定禁止 | − | − |

※：高効率駆動時に負荷変動等により脱調の危険性があると判定した場合、$I_{OUT}$を一気に上げる処理のこと。

3) バーストアップ調整機能

高効率駆動時は急激な負荷変動等により脱調の危険性があると判定した場合に$I_{OUT}$を一気に上げる(バーストアップ)処理を行なう。GST1,GST2端子の設定によって、このバーストアップ量の調整を行なう。GST1,GST2端子の設定方法の一つとして、セットの最大負荷条件においてバーストアップ量 最小から最大に上げて行き、モータが脱調しないバーストアップ設定を選択する。また、バーストアップ量はVREF端子で決める基準電流によっても変化するのでVREF電圧を大きくすることで、突負荷耐性を上げることができる。

バーストアップ量を大きくすると突負荷耐性は向上するが、大きくし過ぎると負荷変動時に$I_{OUT}$を一気に上げるため回転安定性が悪くなる(振動や回転ムラが発生する)場合があるので注意が必要である。バーストアップ量が大きいことによる回転安定性の悪化は、高効率駆動マージンを大きくすることで抑えることができる。

| GST1 | GST2 | 設定 | $I_{OUT}$増加量 | 突負荷耐性 | 回転安定性 |
|---|---|---|---|---|---|
| L or OPEN | L or OPEN | バーストアップ量 最小 | {VREF/5/RF抵抗}×1/128 | 弱 | 良 |
| H | L or OPEN | バーストアップ量 小 | {VREF/5/RF抵抗}×4/128 | ↑ | ↑ |
| L or OPEN | H | バーストアップ量 大 | {VREF/5/RF抵抗}×16/128 | ↓ | ↓ |
| H | H | バーストアップ量 最大 | {VREF/5/RF抵抗}×64/128 | 強 | 悪 |

4) SWOUT,ADIN外付け素子

制御信号用抵抗Ra1,Ra2は、モータ回転時のSWOUT出力電圧のMAX値がADIN端子で12V以下になるよう抵抗値を調整する。ここで、Ra1,Ra2の抵抗値は波形に影響の無い範囲でできるだけ高い抵抗値とする(Ra1推奨値：15kΩ,Ra2推奨値：100kΩ)。

また、制御信号用容量Caは、電圧波形にPWM周期で載るノイズが除去できるよう全体の波形がひずまない範囲で容量値の調整を行なう(Ca推奨値：1000pF)。

モータによって7000～8000pps以上(HBモータ：1-2相励磁)の高速回転でバーストアップ処理が発生する場合は、Ra1を小さくすることでバーストアップ処理を抑えることができる。また、1500pps以下(HBモータ：1-2相励磁)の低速回転でRa1を大きくすると、より低速で高効率を有効にすることができる。モータにもよるが、Ra1を小さくすることで、より高速回転での脱調検知が可能となる。



5) 駆動状態警告機能

DST1,DST2はオープンドレイン出力である。DST1,DST2端子の状態により、駆動状態をモニタすることができる。脱調状態を検出した場合、DST1は1ステップ期間オン状態となる。同様に、脱調マージン小状態を検出した場合、DST2は1ステップ期間オン状態となる。出力ショート状態、もくしは過熱状態を検出した場合には、DST1,DST2の双方がオン状態となり、1ch/2chの出力はOFFとなる。この状態はST="L"とすることで解除される。

脱調状態と脱調マージン小状態は、高効率駆動時のみ検出可能である。脱調状態の検出については、高速回転時に検出されない場合があるので、実際のアプリケーションで動作確認した上で使用する必要がある。

脱調したり、脱調マージン小状態が頻発するような場合には、高効率駆動マージンや、バーストアップ量を大きな値に設定する必要がある。

| DST1 | DST2 | 状態 |
|---|---|---|
| OFF | OFF | 通常状態 |
| ON | OFF | 脱調状態※1(高効率駆動時のみ対応) |
| OFF | ON | 脱調マージン小状態※2(高効率駆動時のみ対応) |
| ON | ON | 出力ショート状態 or 過熱状態 |

※1：モータにもよるが、Ra1を小さくすることで、より高速回転での脱調検知が可能となる。

※2：DST2のみがONすると、バーストアップ処理が行われる。

## 16.出力ショート保護回路

このICには、出力が天絡、地絡などによってショートした場合、ICが破壊してしまうことを防止するために、出力を待機モードにし、警告出力をオンさせる、出力ショート保護回路が内蔵されている。

1) 動作概要

出力ショート状態を検知すると、短絡検出回路が動作する。短絡状態が、内部タイマー時間(≒2μs)連続すると、1ch/2chの出力をOFFする。その後、内部タイマーで設定されたタイマーラッチ時間(≒32μs)を超えたところで、再度出力をONさせて短絡状態を再検出する。再検出でも短絡状態であった場合は、1ch/2chの全ての出力を待機モードに切換え、その状態を保持する。この状態は、ST="L"にすることで解除される。

2) 異常状態警告出力端子(DST2,DST1)

ICが異常状態を検出して保護回路が動作した時、この異常状態をCPU側に出力する端子としてDST2端子、DST1端子を設けている。

この端子はオープンドレイン出力となっており、異常状態を検出すると、DST2,DST1出力は両方ともオン状態(DST2=DST1="L")となる。

DST2/DST1端子は下記の状態でオン状態となる。

| 異常状態 | DST2 | DST1 |
|---|---|---|
| 1ch側短絡検出時 | ON | ON |
| 2ch側短絡検出時 | ON | ON |
| 過熱検出時 | ON | ON |

## 17. チャージポンプ回路

ST端子を“H”にすると、チャージポンプ回路が動作し、VG端子電圧がVM電圧からVM+VREG5電圧に上昇する。VG端子電圧がVM＋4V以上昇圧されないと出力がオンしないので、tONG以上の時間を置いて、モータの駆動を開始することを推奨する。




VG端子電圧概略図

## 18. モータ停止時電流セーブ機能

SST端子はオープンドレイン出力である。STEP信号が約16ms入力されない場合(min：13ms, max：23ms)、モータの回転が停止していると判断し、SST端子がオン状態となる。この時、高効率駆動機能は自動的にオフし、$I_{OUT}$はVREF端子により設定されたフル電流値となる。その後、STEP端子が入力されるとSST端子はオフ状態となり、高効率制御機能が有効となる。本ドライバでは、下図のような回路を構成し、モータ停止時のVREF電圧を下げることで、$I_{OUT}$電流をセーブすることができる。ただし、STEPパルス信号の入力間隔が16ms以上でモータを回転させる場合には本機能は使用できないので注意が必要である。







1) Rref1=30kΩ, Rref2=68kΩ, Rsst=5kΩ
でSTEP信号がある時
VREF1=5V×30kΩ/(68kΩ+30kΩ)≒1.53V
VREF1=1.53Vの時
$I_{OUT}$=VREF/5/0.22Ω≒1.39A

2) Rref1=30kΩ, Rref2=68kΩ, Rsst=5kΩ
でSTEP信号が無い時
VREF2=5V×4.3kΩ/(68kΩ+4.3kΩ)≒0.3V
VREF2=0.3Vの時
$I_{OUT}$=VREF/5/0.22Ω≒0.27A

19. **過熱保護回路**

本ICは、過熱保護回路が内蔵されており、ジャンクション温度Tjが180℃を超えると出力がOFFし、同時に異常状態出力もONする。温度がヒステリシス分下がると出力は再駆動(自動復帰)する。
過熱保護回路は、ジャンクション温度の定格Tjmax＝150℃を超えた領域での動作となるため、セットの保護、及び破壊防止を保証するものではない。

TSD＝180℃(typ)
ΔTSD＝40℃(typ)

応用回路例




上記回路図例での各定数設定式は以下の通りとなる。

1) 定電流(100%)設定

VREF=5V×30kΩ/(68kΩ+30kΩ)≒1.53V

VREF=1.53Vの時

$I_{OUT}$=VREF/5/0.22Ω≒1.39A

2) チョッピング周波数設定

Fchop=Ichop/(Cchop×Vtchop×2)

=10μA/(150pF×0.5V×2)

≒66.7kHz

## ORDERING INFORMATION

| Device | Package | Shipping (Qty / Packing) |
|---|---|---|
| LV8702V-TLM-H | SSOP44J (275mil)<br>(Pb-Free / Halogen-Free) | 2000 / Tape & Reel |
| LV8702V-MPB-H | SSOP44J (275mil)<br>(Pb-Free / Halogen-Free) | 30 / Fan-Fold |

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC) or its subsidiaries in the United States and/or other countries. SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC's product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

(参考訳)

ON Semiconductor及びONのロゴは、Semiconductor Components Industries, LLC (SCILLC) 若しくはその子会社の米国及び/または他の国における登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目 的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にSCILLC製品を購入または使用した場合、たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。

SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。