

高密度電力アプリケーションにおける熱問題への取り組み

小型化が進むフォームファクタに対して、より多くの機能と高性能を求める要求は、DC-DC変換、コンピューティング、産業用モータ・ドライブ、電気通信などのアプリケーションを開発する技術者にとって大きな課題となっています。多くの場合、例えば容量を増やしたり機能を強化すると部品サイズが大きくなり、結果として冷却を増強する必要があります。強制空冷は面倒で信頼性が低く、効率も悪くなる場合があります。ヒートシンクを使用した受動冷却では、設計(最終的には製品)のサイズやコストが増加します。熱問題は実際上イノベーションを停滞させてしまう可能性があります。

経験豊富な電力設計者は、熱を処理する最良の方法はまずそれを発生させないことであることを知っています。すなわち、各設計世代は前世代よりも効率的でなければなりません。設計を成功させるには、回路形状、さらに重要なことには電力スイッチング部品の正しい選択が重要です。しかし、電力回路はすべてどれだけ効率が高くても、ある程度の熱を発生します。設計が小型化されると受動対流冷却の機会が減るため、設計者は半導体接合部を熱放散が可能な周囲環境に熱的に接続するための、合理的かつ革新的な方法を見つけなければなりません。

パッケージが熱性能に影響を及ぼすだけでなく、リード線自体も影響を与えます。例えば、長いリード線を持つパッケージは回路に寄生素子をもたらす、これが回路の動作速度と効率の両方に影響を与える可能性があります。

DUAL COOL[®]がPQFNパッケージを進化させる

オン・セミコンダクターは電力密度を高める戦略を追求し、最新の電子設計における熱管理の改善要求に応えるために、電力デバイス専用のパッケージ技術を開発しました。「Dual Cool」技術は、業界標準のPower Quad Flat No-Lead (PQFN)パッケージングに基づき、パッケージ上面にヒートスラグを追加して、垂直MOSFETダイ構造のドレインおよびソース側から直接熱経路を形成します。この構造により、プリント基板(PCB)に直接的な熱伝導経路を提供しながら、ヒートシンク・システムによるパッケージ上面の補完的冷却が可能になります。



ON Semiconductor[®]

www.onsemi.jp

TECHNICAL NOTE

Dual Coolパッケージ構造は、一般的なPQFNフォームファクタを進化的に拡張したもので、将来の性能期待に応えるための新機能を取り入れています。人気が高いPower33およびPower56のリード配置とピン配列を維持することによって、既存のPCBパッド設計でのヒートシンク性能を改善できます。これは現在PowerQFNパッケージ表面にヒートシンクを装着している場合は非常に有用な特徴であり、移行は容易です。




Figure 1. Solid Model Illustrating Dual Cool Package Construction

リードフレームに似た銅クリップがDual Coolではワイヤ・ボンディングに代わるものです。このアプローチは熱伝導を改善するだけでなく、小型PQFNフォームファクタ内での電流処理能力を向上させるため、優れた熱特性による高い電力密度を可能にします。実際、クリップ技術を用いた標準的なPQFNパッケージは、ワイヤボンド・ベースのPQFNパッケージよりも13.9%改善されています。Dual Cool技術は5×6 mmパッケージにおいて、さらに性能差を57.5%に改善します。

Environment: Minimum Pad, Heat Sink, 200 LFM Forced Air

5 x 6 Package Interconnect	Q_{JA} (°C/W)	(%) Improvement from Wire Package
PQFN Wire	27.1	—
PQFN Clip	23.8	13.9
Dual Cool Package	17.2	57.5

Figure 2. The Cu Clip Offers Significant Improvement in Performance

Dual Coolはコア・パッケージ設計の制約として4ミルの薄いシリコンを使用しています。これは伝統的に8ミル厚のシリコン・ダイを使用していた典型的なMOSFETの厚さの半分に相当します。ダイの厚さを4ミルに減らすことによって、熱的および電気的性能が改善されます。これはドーパされたシリコン領域からのバルク抵抗によって形成された低い寄生抵抗のおかげです。この抵抗を通じてウェハ上面のトレンチ構造から底面のドレイン・リードフレーム接続に向かって電子が流れます。




Figure 3. Cross Section of Dual Cool and Heatsink Assembly

ダイの上面および底面には半田付け可能な金属がメッキされており、底面にドレインのリードフレーム、上面にソースおよびゲート・クリップを半田付けすることができます。ヒートシンクと併用し、

ダイからパッケージ上面までの熱伝導経路を改善するために、ソース・クリップにヒートスラグが半田付けされます。ヒートスラグはヒートシンク界面を提供するためにパッケージ上面に露出しています。

最適化された銅クリップを用いてシリコンをリードフレームに半田付けすると、電気的および熱的寄生成分がさらに減少します。このパッケージ・タイプでは、 θ_{JC} (接合部-ケース間熱抵抗)に2つの重要な成分があります。ドレイン・タブおよび上面ヒートスラグへの接合部-ケース間熱抵抗です。データシートには製品タイプごとにこれらの値が記載されています。これらの数値は部品からの2つの効率的熱経路の指標であり、高電力密度設計によって生じる熱負荷を管理するための選択肢を提供します。

DUAL COOLがPOWERTRENCH® MOSFETを強化

オン・セミコンダクターのPowerTrench MOSFETは、非常に低い $R_{DS(on)}$ をはじめ、優れた電気的特性を提供します。この完全RoHS準拠の製品は、モノリシック集積SyncFET™ ショットキ・ボディダイオードを内蔵しており、電力回路設計者にとって最高の選択です。PowerTrench SyncFETは、新しいDual Coolパッケージ技法の恩恵を受ける自然な選択となりました。Dual CoolとPowerTrenchの組み合わせは、5 x 6 mmおよび3.3 x 3.3 mm PQFN-JEDEC標準部品と同じランド・パターンですが、60%以上の熱性能向上を実現します。

Maximum Power Dissipation Capable of >60% Better Thermal Performance




Figure 4. Dual Cool has > 60% Better Thermal Performance than PQFN

トップサイド冷却を備えたDual Cool PowerTrench MOSFETは、デバイス上面への熱結合がはるかに優れています。多くの場合、追加ヒートシンクなしで使用して、サイズ、コスト、重量を削減できます。二方向の放熱経路により熱性能が強化されたことや従来のワイヤボンド方式に比べて寄生成分が改善されているため、ヒートシンクを使用した場合はさらに優れた効果が得られます。

Dual Coolパッケージ技術と併せてヒートシンクを使用すると、同期降圧コンバータはより高い出力電流と電力密度を実現できることが実験により証明されています。オン・セミコンダクターのトレンチ・シリコン技術により、Dual Coolパッケージは業界をリードする電力密度と熱特性を達成しています。




Figure 5. PQFN Based Dual Cool Packaging

Dual Cool製品ラインは、25～150 Vの BVD_{SS} の範囲をカバーし、多数の $R_{DS(on)}$ とパッケージ・サイズの実験がある20以上の製品を提供しています。




Figure 6. The Broad PowerTrench/Dual Cool Portfolio Offers Designers Choices

Dual Coolソリューションは、鉛フリーでRoHS指令に準拠し、3.3 × 3.3 mm、5 × 6 mm、8 × 8 mmのPQFNパッケージで提供されます。

ヒートシンクの使用

パッケージ上面に使用されるヒートシンクのサイズおよび存在する可能性がある気流に応じて、半導体一周間の熱抵抗をさらに改善できます。




Figure 7. Comparison of Various Cooling Modes

上記のFigure 7では、大きいヒートシンクは45.2 × 41.4 × 12.7 mmのアルミニウム製で、小さいものは20.9 × 10.4 × 12.7 mmです。

各種ヒートシンクが利用でき、設計、フォームファクタ、放熱メカニズムは、用途、利用可能なスペース、放散される熱量によって決まります。取付方法も多様で、半田固定、押しピン、熱テープ、ネジ止め、接着剤などがあります。

熱伝導材料を使用すると、Dual Coolパッケージとヒートシンク間の接触が改善され、界面での放熱を妨げる空隙をなくすことができます。

熱伝導材料(TIM)には以下のような多くの種類があります。

- 熱グリース
- 断熱パッド
- 相変化材料
- サーマル・テープ
- ギャップ・フィラシートまたはゲル
- 熱伝導性接着剤

オン・セミコンダクターの試験では、熱グリースがギャップ・フィラシートよりも全面的な改善につながることを示しています。ギャップパッドに対し

て、ワイヤボンド・ユニットでは10%、クリップボンドでは12%、Dual Coolでは21%性能が改善されました。

これは許容電力損失が、ギャップパッドの5.8 Wからグリースによる7.0 Wへと理論的に増加することを表しています。最も性能が優れているのはグリースですが、調剤や再加工が難しく、またパッドには電氣的絶縁特性がありません。これらのトレードオフの価値はアプリケーションによって判断できます。

ヒートシンクを固定するためにネジ、押しピン、半田アンカを締め付けるアプリケーションでは、部品に圧縮荷重がかかります。PQFN 8 × 8 Dual Coolパッケージは、高圧縮荷重への耐性が試験されシミュレートされています。結果として、このパッケージは電氣的または機械的な故障を起こさずに、最大1500 Nの負荷に耐えることを示しています。

PCBおよび製造上の考慮事項

PQFNパッケージは低電圧アプリケーションに広く使用されています。これらのパッケージは、小型かつ薄型のため標準的なリード付きオプションに代わる省スペース型代替品となります。Dual Coolパッケージは、業界標準のD2PAK SMDパッケージよりもサイズの点で有利です。




Figure 8. Recommended Land Pattern for 8 × 8 PQFN (Dimensions in mm)

ソース・パッドおよびゲート・パッドはパッケージのリードよりも大きく、半田のトウフィレットイングが可能です。また、これらのパッドはリードよりも幅が広く、組立時のボード製造や部品配置のばらつきに対する余裕を与えます。加算すると、これらの許容差は最大0.10 mmまで増加します。

露出したサーマル・パッドのランドパッドは露出パッドのサイズと同じです。このボードと部品間の大きな接続によって、部品を引っ張る溶融半田の表面張力が増すため、部品はランドパッドに対して一直線に並びます。適切なPCBレイアウトを施すと、Dual Coolパッケージは製造中に常に正しく配置されます。

動作中に大量の熱が発生する電力アプリケーションでは、Cuランド・パターンがPCB自体に熱を放散させるための大きな領域を提供します。

プリント基板上のCuの位置決めが、最小パッドから半田マスクが規定するランド・パッドに接続されたより大きな(例えば1 in²)Cuパッドに増えた場合、PQFN 8 × 8 Dual Coolパッケージの熱特性評価では、接合部一周間熱抵抗が大幅に改善されます。

したがって、ボード上のドレイン・パッドは放熱のために配置し、ボード上の大きなCu領域に接続することが推奨されます。

まとめ

PowerTrench技術とDual Coolパッケージング技法の組み合わせは、最新の電源設計の2つの基本的な課題、すなわちできるだけ効率良く動作させて発熱を抑える、そして半導体接合部で発生する熱を可能な限り効率的に周囲環境に伝達する、に対処していることが明らかです。

アプリケーションによっては、このパッケージを追加冷却なしで使用できます。また追加冷却が必要な場合は、簡単にヒートシンクを取り付けて大幅に熱性能を向上させることができます。

DUAL COOL and POWER TRENCH are registered trademarks of Semiconductor Components Industries, LLC (SCILLC) or its subsidiaries in the United States and/or other countries. SyncFET is a trademark of Semiconductor Components Industries, LLC (SCILLC) or its subsidiaries in the United States and/or other countries.

ON Semiconductor及びON SemiconductorのロゴはON Semiconductorという商号を使うSemiconductor Components Industries, LLC 若しくはその子会社の米国及び/または他の国における商標です。ON Semiconductorは特許、商標、著作権、トレードシークレット(営業秘密)と他の知的所有権に対する権利を保有します。ON Semiconductorの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marketing.pdf。ON Semiconductorは通告なしで、本書記載の製品の変更を行うことがあります。ON Semiconductorは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害など一切の損害に対して、いかなる責任も負うことはできません。お客様は、ON Semiconductorによって提供されたサポートやアプリケーション情報の如何にかかわらず、すべての法令、規制、安全性の要求あるいは標準の遵守を含む、ON Semiconductor製品を使用したお客様の製品とアプリケーションについて一切の責任を負うものとします。ON Semiconductorデータシートや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性があります。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致します。ON Semiconductorは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。ON Semiconductor製品は、生命維持装置や、いかなるFDA(米国食品医薬品局)クラス3の医療機器、FDAが管轄しない地域において同一もしくは類似のものと分類される医療機器、あるいは、人体への移植を対象とした機器における重要部品などへの使用を意図した設計はされておらず、また、これらを使用対象としておりません。お客様が、このような意図されたものではない、許可されていないアプリケーション用にON Semiconductor製品を購入または使用した場合、たとえ、ON Semiconductorがその部品の設計または製造に関して過失があったと主張されたとしても、そのような意図せぬ使用、また未許可の使用に関連した死傷等から、直接、又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、ON Semiconductorとその役員、従業員、子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。ON Semiconductorは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。

PUBLICATION ORDERING INFORMATION

LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor
19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada
Email: orderlit@onsemi.com

N. American Technical Support: 800-282-9855 Toll Free
USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910
Japan Customer Focus Center
Phone: 81-3-5817-1050

ON Semiconductor Website: www.onsemi.com
Order Literature: <http://www.onsemi.com/orderlit>
For additional information, please contact your local Sales Representative