Drivers & Fanout Buffers | NB100LVEP222

クロック / データ・ファンアウト・バッファ、2

Active

Datasheet

購入

Overview

NB100LVEP222 は、低スキュー 2:1:15 差動 div 1/div 2 ECL ファンアウト・バッファで、クロック分散を念頭に置いて設計されています。LVECL/LVPECL 入力信号ペアは、差動構成またはシングルエンド (使用されていないペアの入力にバイパスおよび接続された VBB 出力リファレンス付き) で使用できます。2 つの完全差動クロック入力のどちらかを選択できます。入力周波数の 1X または 1/2X をファンアウトするように、2、3、4、6 差動ペアのうち、いずれか 4 つの出力バンクを個別に構成できます。出力バンクが div 1 モードで構成されていると、データも分配できます。LVEP222 は、特に低出力間スキューを保証します。最適な設計、レイアウト、処理により、デバイス内およびロット間でのスキューが最小限に抑えられます。このデバイスは、さらなる高速化とスキューの低減化を実現した MC100LVE222 の改良版です。FSEL ピンおよび CLK_Sel ピンは非同期制御入力です。変更により、任意の 1/2X 出力を再同期するために MR パルスを必要とする不確定出力状態を起こす可能性があります (図 4 参照)。使用されていない出力ペアは、電力とスイッチング・ノイズを低減するため、終端させない (オープンのまま) でおいてください。NB100LVEP222 は、他のほとんどの ECL デバイスと同様に、LVPECL モードで正の VCC/VCC0 電源から動作できます。これにより、LVEP222 を使用して、2.5/3.3 V システムで高性能なクロック分配を行うことができます。PECL 環境では、追加の電源を必要としないため、通常、シリーズまたはテブナン・ライン終端が使用されます。PECL を使用する詳細について、設計者はアプリケーション・ノート AN1406/D を参照してください。SPICE モデルの詳細については、アプリケーション・ノート AN1560/D を参照してください。内部生成電圧源である VBB ピンは、このデバイスでのみ使用できます。シングルエンド LVPECL 入力状態では、使用されていない差動入力は、スイッチング・リファレンス電圧として VBB に接続されます。また、VBB が AC 結合入力を再バイアスすることもできます。使用する場合は、0.01 uF キャパシタを介して VBB と VCC/VCC0 の結合を解除し、電流のソースまたはシンクを 0.5 mA に制限します。使用しない場合は、VBB は必ずオープンのままにします。

  • Clock Distribution

  • 20 ps Output-to-Output Skew
  • 85 ps Part-to-Part Skew
  • Selectable 1x or 1/2x Frequency Outputs
  • LVPECL Mode Operating Range: VCC= 2.375 V to 3.8 V with VEE = 0 V
  • NECL Mode Operating Range: VCC = 0 V with VEE = -2.375 V to -3.8 V
  • Internal Input Pulldown Resistors
  • Performance Upgrade to ON Semiconductor's MC100LVE222
  • VBB Output

Tools and Resources

Product services, tools and other useful resources related to NB100LVEP222

CAD Model

CAD Model

材料組成

製品変更通知

信頼性

Buy/Parametrics Table

検索

Close Search

製品:

1

共有

並べ替え

Product Groups:

┗

Orderable Parts:

1

製品

状態

CAD Models

Compliance

Package Type

Case Outline

MSL Type

MSL Temp (°C)

Container Type

Container Qty.

ON Target

Type

Channels

Input / Output Ratio

Input Level

Output Level

VCC Typ (V)

tJitterRMS Typ (ps)

tskew(o-o) Max (ps)

tpd Typ (ns)

tR & tF Max (ps)

fmaxClock Typ (MHz)

fmaxData Typ (Mbps)

Reference Price

NB100LVEP222MNG

Loading...

Active

CAD Model

Pb

A

H

P

QFN-52

485M

2

260

JTRAY

260

Y

Buffer

1

2:1:15

CML

ECL

LVDS

ECL

3.3

1

20

0.9

300

1000

-

Price N/A

More Details

Show More

1-25 of 25

Products per page

Jump to :

1
contact sales icon

Support on the go

Find and compare products, get support and connect with onsemi sales team.

信頼性データ

Die Related Summary Data

Device: NB100LVEP222MNG

Equivalent to wafer fab process: MOSAIC

製品技術

製品技術

等価デバイス時間

MTBF/MTTF (時間)

FITS

MOSAIC

0

476668904

More Details

Re-calculate Data

Data is based on the following assumptions.

Note: The temperature and confidence level may be adjusted to your requirements.

Disclaimer: A reliability FIT rate calculated using this tool shall not be used for any functional safety purpose. In case a raw FIT rate needs to be estimated for a component which is targeted to be used in a safety critical application (i.e. compliant to ISO 26262 standard) it should be calculated according to generic safety standards (IEC62380, IEC61709, SN29500, FIDES, etc.)

新しい検索