クロック ＆ データ分配

クロック ＆ データ分配

ECL（エミッタ結合ロジック）を用いた、クロック、タイミング、データ分配ツリー用の高周波差動デバイス。PureEdgeTM、GigaCommTM、ECLinPS MAXTM、ECLinPS PlusTM、ECLinPS LiteTM、ECLinPSTM、MECL-10KHTM/MECL-100KHTM の各ファミリーで利用可能。

By Technology

演算ファンクション
バイナリカウンタ、クロック分周器、プリスケーラなどの微分 (ECL) 演算ファンクション。
パラメトリックテーブルを参照
ドライバ & ファンアウト・バッファ
差動 (ECL) ファンアウト・バッファ、クロック・ドライバ、シグナル・ドライバ。
パラメトリックテーブルを参照
フリップフロップ、ラッチ、レジスタ
差動 (ECL) Dフリップフロップ、JKフリップフロップ、ラッチ、レジスタ、シフトレジスタ。
パラメトリックテーブルを参照
ロジック・ゲート
AND、 NAND、 OR、 NOR、 XOR、 XNOR、INV ゲートを含む差動 (ECL) ロジックゲート。
パラメトリックテーブルを参照
マルチプレクサ＆クロスポイント・スイッチ
2:1、4:1、8:1、16:1 差動 (ECL) マルチプレクサ (MUX)、2:10 差動 (ECL) クロスポイント・スイッチ。
パラメトリックテーブルを参照
シリアル/パラレル・コンバータ
差動 (ECL) パラレル - シリアル、シリアルl - パラレル・コンバータ。
パラメトリックテーブルを参照
スキュー・マネージメント
クロック・スキュー・マネジメント用プログラマブル・ディレイライン。
パラメトリックテーブルを参照
トランスレータ
差動 (ECL)ロジックレベル・トランスレータ that interface with ECL, PECL, CML, LVDS, HSTL, HCSL, TTL, and CMOS devices。
パラメトリックテーブルを参照