NCP51403: 3A アンプ VTT 終端レギュレータ DDR1/DDR2/DDR3/LPDDR3/DDR4
|
|
»信頼性データを表示する
»材料組成を表示 » 製品変更通知 |
NCP51403 はソース/シンク Double Data Rate (DDR) 終端レギュレータで、スペースが主な考慮事項となる低入力電圧/低ノイズ・システムに特化して設計されています。NCP51403 は過渡応答を迅速に維持し、必要な最小出力静電容量はわずか 20 uF です。NCP51403 は、リモート・センシング機能と、DDR VTT バス終端のすべての電力要件をサポートします。NCP51403 は、出力電圧が動的に調整可能であることが要求される低電力チップセットとグラフィック・プロセッサ・コアでも使用できます。
特長 | |
---|---|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
アプリケーション | 最終製品 | |
---|---|---|
|
|
技術資料 & デザイン・リソース
チュートリアル (1) | パッケージ図 (1) |
データシート (1) |
Availability & Samples
|
Specifications
|
|
|
|
|
|
|
|
|
|||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Case Outline |
|
|
|
|
|||||||||||||
NCP51403MNTXG | Active |
|
NCP51403, No droop, 45deg phase margin | DFN-10 | 506CL | 1 | 260 | Tape and Reel | 3000 | $0.46
|
マーケットリードタイム(週) | : | 4 to 8 |
Product
Description
Pricing ($/Unit)
Compliance
Status
DDR Memory Type
IOUT VTT Max (A)
IQ Typ (µA)
VCC Bias Min (V)
VCC Bias Max (V)
Remote Sense
Power Good
Package Type
NCP51403MNTXG
$0.46
Pb
A
H
P
Active
DDR
3
700
2.375
5.5
Yes
Yes
DFN-10
Case Outline
506CL
デザイン・サポート |