NCP51510: ±3A シンク／ソース DDR ターミネーション・レギュレータ

NCP51510 は、ソース/シンク Double Data Rate (DDR) 終端レギュレータで、スペースが主な考慮事項となる低入力電圧/低ノイズ・システムに特化して設計されています。NCP51510 は高速過渡応答を維持し、出力の安定性のために 10uF の最小 VTT 負荷容量のみを必要とします。NCP51510 は、リモート・センシングと、DDR VTT バス終端のすべての電力要件をサポートします。NCP51510 は、出力電圧が動的に調整可能であることが要求される低電力チップセットとグラフィック・プロセッサ・コアでも使用できます。NCP51510 は温度効率の高い DFN10 エクスポーズド・パッド・パッケージで提供されます。グリーン/鉛フリー認定済みです。