クロック & データ分配
クロック、タイミング・ツリーおよびデータ分配ツリー向けの、優れたジッタとスキューを提供するエミッタ結合ロジック(ECL)に基づいた高周波の差動デバイスと、シングルエンドCMOSデバイスを提供。PureEdge、GigaComm、ECLinPS MAX、ECLinPS Plus、ECLinPS Lite、ECLinPS、MECL-10KH/MECL-100KHファミリーが利用可能。
製品
カウンタ - 分周器 - プリスケーラ
バイナリカウンタ、クロック分周器、プリスケーラなどの微分 (ECL) 演算ファンクション。技術資料 & デザイン・リソース | |
アプリケーション ノート (20) | パッケージ図 (11) |
シミュレーション・モデル (50) | 評価/開発ツール (1) |
データシート (28) |
差動 (ECL) ファンアウト・バッファ、クロック・ドライバ、シグナル・ドライバ。
技術資料 & デザイン・リソース | |
アプリケーション ノート (44) | ビデオ (1) |
シミュレーション・モデル (211) | 評価ボード文書 (2) |
データシート (126) | 評価/開発ツール (23) |
パッケージ図 (42) |
D FF - JK FF - ラッチ - レジスタ - シフト・レジスタ
差動 (ECL) Dフリップフロップ、JKフリップフロップ、ラッチ、レジスタ、シフトレジスタ。技術資料 & デザイン・リソース | |
アプリケーション ノート (19) | パッケージ図 (10) |
シミュレーション・モデル (37) | 評価/開発ツール (1) |
データシート (26) |
AND、 NAND、 OR、 NOR、 XOR、 XNOR、INV ゲートを含む差動 (ECL) ロジックゲート。
技術資料 & デザイン・リソース | |
アプリケーション ノート (23) | データシート (17) |
シミュレーション・モデル (38) | パッケージ図 (7) |
2:1、4:1、8:1、16:1 差動 (ECL) マルチプレクサ (MUX)、2:10 差動 (ECL) クロスポイント・スイッチ。
技術資料 & デザイン・リソース | |
アプリケーション ノート (37) | パッケージ図 (10) |
シミュレーション・モデル (41) | 評価/開発ツール (4) |
データシート (35) |
差動 (ECL) パラレル - シリアル、シリアルl - パラレル・コンバータ。
技術資料 & デザイン・リソース | |
アプリケーション ノート (26) | データシート (10) |
シミュレーション・モデル (5) | パッケージ図 (5) |
クロック・スキュー・マネジメント用プログラマブル・ディレイライン。
技術資料 & デザイン・リソース | |
アプリケーション ノート (14) | パッケージ図 (2) |
シミュレーション・モデル (4) | 評価/開発ツール (2) |
データシート (6) |
ロジックレベル・トランスレータ
差動 (ECL)ロジックレベル・トランスレータ that interface with ECL, PECL, CML, LVDS, HSTL, HCSL, TTL, and CMOS devices。技術資料 & デザイン・リソース | |
アプリケーション ノート (23) | パッケージ図 (13) |
シミュレーション・モデル (46) | 評価/開発ツール (1) |
データシート (33) |